华为推出何式定律，逻辑折叠重构半导体发展路线

近期，华为轮值董事长徐直军在接受媒体采访时，回顾了公司在芯片领域过去六年的发展历程。他表示，外部的出口管制压力促使华为探索出一条有别于传统摩尔定律的新道路。在此背景下，华为正式对外公布了名为“韬定律”的半导体发展新理念，旨在通过架构设计和先进封装技术来打破现有制造工艺的瓶颈，这一举措在业内引起了广泛讨论。

据钛媒体、集微网等多家媒体报道，徐直军透露，该理论在华为内部亦被称作“何式定律”，由华为董事何庭波牵头提出并以其姓氏命名。他指出，近年的出口限制客观上推动了国内半导体供应链的自主化，华为现已能够依托本土供应链实现芯片的设计、制造及量产。徐直军认为，若仅跟随行业龙头的工艺演进路线，追赶难度极大；但结合国内现有的工艺节点，引入全新的架构设计理念与时间压缩概念，便有望弥补工艺上的差距。

“何式定律”的核心在于不盲目追求更小的工艺节点，而是通过设计和封装技术的创新，在现有工艺下提升芯片的性能和计算密度。徐直军强调，这一路线不依赖最先进的制造设备，而是通过重构芯片内部结构和信号传输路径来增强整体表现。其中，备受瞩目的“逻辑折叠”技术是该理论的关键。徐直军解释说，逻辑折叠不同于简单的3D封装堆叠。如果把3D封装比作两张纸叠在一起，那么逻辑折叠就是将一张纸对折，上下两层在物理和逻辑上仍是一个整体。这意味着在设计初期，多个裸晶就被视为一个统一的逻辑系统进行统筹规划。

通过逻辑折叠，原本平面的电路布局被转移至垂直空间，大幅缩短了关键信号的传输距离，从而降低了电阻和电容负载。这不仅提高了晶体管密度，还能优化性能和能效。同时，华为还引入了混合键合技术，采用晶圆对晶圆的方式直接连接不同裸晶，以提升互连密度和数据传输速率。然而，徐直军也坦言，当前的EDA工具主要针对传统平面设计，要支持逻辑折叠的设计与验证，还需要EDA厂商、高校及芯片设计企业的协同攻关。

徐直军强调，“何式定律”的落地需要整个产业链的共同参与。若能利用7纳米等成熟工艺，结合新架构与封装技术，实现媲美甚至超越更先进工艺的性能，将为国内半导体产业开辟新路径。此外，从成本角度来看，即使未来能够重新获取海外先进工艺产能，“何式定律”依然具备竞争优势。据研究机构IBS数据显示，7纳米之后芯片设计成本激增，2纳米产品的研发费用已逼近7.25亿美元（约人民币49.10亿元）。同时，业内传闻2纳米晶圆代工价格已超过每片3万美元（约人民币20.32万元），未来甚至可能涨至4.5万美元（约人民币30.48万元）。

在摩尔定律放缓的大趋势下，全球半导体行业正加速向2.5D和3D先进封装转型以寻求性能突破。华为推出的“韬定律”及“逻辑折叠”技术，展现了国内半导体产业在工艺受限的情况下，通过架构创新、EDA工具升级与先进封装协同配合，探索芯片性能提升的新模式。

注：按1美元≈6.77人民币计算