英特尔+软银推出9层堆叠ZAM，瞄准后HBM时代

据相关报道，英特尔与软银集团旗下的新一代存储器研发企业SaiMemory正在共同推进名为“Z Angle Memory”（简称ZAM）的人工智能半导体存储器技术。近期，该研发团队在国际顶级半导体学术会议上展示了一种9层堆叠的三维高带宽动态随机存取存储器（DRAM）架构，测试结果表明该技术能够大幅减少数据传输过程中的功耗。

据韩国媒体ChosunBiz援引业界消息人士说法，在2026年VLSI技术与电路研讨会上，除了SaiMemory和英特尔的专家外，力积电和爱普科技的研究人员也参与了该项9层三维高带宽DRAM架构的成果发表。业内人士指出，ZAM要实现商业化落地，离不开工艺集成、试产、封装及测试验证等环节，中国台湾地区厂商的加入为该项目提供了重要的制造与设计生态支撑。

从技术细节来看，此次发布的架构包含一个逻辑层和八个DRAM层，并采用了超薄硅工艺与单孔硅通孔（Via-in-One TSV）技术，从而有效降低了数据移动的能耗及连接电阻。虽然论文摘要中未直接提及ZAM，但其技术路径与ZAM的核心理念高度契合。ZAM旨在通过重构堆叠与连接方式，优化热传导路径，缓解高带宽存储器（HBM）在高层数堆叠时面临的热积聚与良率下降问题。SaiMemory方面曾表示，ZAM能够为每个存储器切片构建连续的散热通道，减少单层DRAM内设置硅通孔的需求，更好地满足人工智能加速器对高带宽和低功耗的严苛要求。

ZAM项目的推进得到了美日两国政府的政策与资金扶持。英特尔与SaiMemory此前透露，双方将利用美国能源部及国家核安全局管理的先进存储器技术计划的研究成果。同时，日本新能源产业技术综合开发机构（NEDO）也将双方合作的“高密度、高带宽、低功耗ZAM开发”项目纳入了Post-5G信息通信系统基础强化研发计划中。日本政府认为，生成式人工智能模型的快速迭代使得存储器带宽和功耗成为制约系统性能提升的关键瓶颈。

尽管ZAM技术前景广阔，但短期内仍难以撼动HBM在人工智能服务器中的核心地位。客户验证、量产良率、国际标准制定以及大规模供应能力等都是其商业化前必须克服的障碍。目前，ZAM的合理市场定位是作为2029年前后“后HBM”时代的潜在竞争者。SaiMemory与英特尔计划在2028年3月前完成原型开发，并致力于在2029年实现商用。

面对新兴技术的挑战，韩国存储器巨头正加速布局下一代DRAM及垂直堆叠技术。三星电子在VLSI 2026会议上展示了16层垂直堆叠DRAM，试图通过向上堆叠来突破集成密度限制。SK海力士也公布了4F2垂直栅极DRAM的发展规划，以应对传统平面结构微缩遇到的瓶颈。韩国业界匿名人士透露，中国台湾地区企业的加入不仅带来了技术合作，更引入了实际商用所需的工艺、封装与验证经验，这使得韩国必须高度警惕由竞争对手支持的替代技术可能会加速问世。