新思科技、芯和半导体攜手，“3DIC先进封装设计分析全流程”EDA平台問世

国产 EDA 公司芯和半导体攜手新思科技，发布 “3DIC 先进封装设计分析全流程” EDA 平台，是业界首个用于 3DIC 多芯片系统设计分析的统一平台，为客户构建了一个完全集成、性能卓著且易于使用的环境，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的 3DIC 全流程解决方案。

随着芯片制造工艺不断接近物理极限，芯片的布局设计——异构集成的 3DIC 先进封装已经成为延续摩尔定律的最佳途径之一。

3DIC 将不同工艺制程、不同性质的芯片以三维堆叠的方式整合在一个封装体内，提供性能、功耗、面积和成本的优势，能够为 5G 移动、HPC、AI、汽车电子等应用提供更高水平的集成、更高性能的计算和更多的内存访问。

然而，3DIC 作为一个新的领域，之前并没有成熟的设计分析解决方案，使用传统的脱节的点工具和流程对设计收敛会带来巨大的挑战，而对信号、电源完整性分析的需求也随着垂直堆叠的芯片而爆发式增长。

芯和半导体的 3DIC 先进封装设计分析全流程 EDA 平台，将芯和 2.5D/3DIC 先进封装分析方案 Metis 与新思3DIC Compiler 现有的设计流程无缝结合，突破了传统封装技术的极限，能同时支持芯片间几十万根数据通道的互联。

再者，该平台充分发挥了芯和在芯片-Interposer-封装整个系统级别的协同仿真分析能力；同时，它首创了“速度-平衡-精度”三种仿真模式，帮助工程师在 3DIC 设计的每一个阶段，能根据自己的应用场景选择最佳的模式，以实现仿真速度和精度的权衡，更快地收敛到最佳解决方案。

芯和半导体联合创始人、高级副总裁代文亮博士表示：在 3DIC 的多芯片环境中，仅仅对单个芯片进行分析已远远不够，需要上升到整个系统层面一起分析。芯和的 Metis 与新思的3DIC Compiler 的集成，为工程师提供了全面的协同设计和协同分析自动化功能，在设计的每个阶段都能使用到灵活和强大的电磁建模仿真分析能力，更好地优化其整体系统的信号完整性和电源完整性。

再者，通过减少3DIC 的设计迭代加快收敛速度，客户能够在封装设计和异构集成架构设计方面不断创新。