联电65nm芯片工艺采用SOI技术
来源:达普IC芯片交易网 发布时间:2007-06-06 分享至微信
绝缘体上硅(SOI)是指在一绝缘衬底上再形成一层单晶硅薄膜,或者是单晶硅薄膜被一绝缘层(通常是SiO2)从支撑的硅衬底中分开这样结构的材料、这种材料结构可实现制造器件的薄膜材料完全与衬底材料的隔离。SOI技术可以改善芯片性能,降低漏电,以及减少芯片功耗。随着微处理器(CPU)、图形芯片(GPU)制程对绝缘层上覆硅技术(SOI)需求愈来愈强,SOI已成各大芯片代工角逐核心客户青睐的武器。
联电表示,借助SOI技术,旗下65nm工艺晶圆更加紧凑,芯片切割率可以比无SOI技术的65nm晶圆提升25%,同时联电65nmSOI技术的芯片功耗可以降低30%,联电65nmSOI技术的芯片工作频率可以最大提升28%,联电65nmSOI技术的芯片的生产成本可以降低10%。
联电目前也是除TMSC台积电之外,全球第2大芯片代工厂商。
[ 新闻来源:ic72,更多精彩资讯请下载icspec App。如对本稿件有异议,请联系微信客服specltkj]
存入云盘 收藏
举报
全部评论
暂无评论哦,快来评论一下吧!
达普IC芯片交易网
开创IC领域,共创美好未来!
查看更多
相关文章
台积电2nm芯片工艺取得新进展
2024-09-26
谷歌Tensor芯片告别三星,拥抱台积电2nm工艺
2024-09-13
iPhone 17 Pro性能跃升:A19 Pro芯片采用台积电N3P工艺
2024-09-24
台积电3nm工艺迎来AI时代,科技巨头纷纷布局
2024-10-18
AMD将发布Krackan APU,采用台积电4nm制程
2024-09-12
热门搜索