台积电在欧洲开放创新平台（OIP）论坛上宣布，其性能增强型N2P和N2X工艺（2nm级）技术已获得电子设计自动化（EDA）工具和第三方IP模块的支持。这意味着芯片设计人员现在可以基于台积电的第二代2nm生产节点开发芯片，利用纳米片晶体管和低电阻电容器。

Cadence和新思科技（Synopsys）的主要工具，以及西门子EDA和Ansys的仿真和电迁移工具均已为N2P制造工艺准备就绪，并通过了N2P工艺开发套件（PDK）0.9版的认证。这些工具的认证为2026年下半年的量产计划提供了充足时间。

第三方IP，包括标准单元、GPIO、SRAM编译器等，现在以预硅设计套件的形式提供，供应商包括台积电、Alphawave、ABI等。这些IP的推出，为2024年第四季度的pre-silicon DK的推出提供了及时支持。

台积电N2系列工艺技术的主要增强功能是纳米片GAA晶体管和超高性能金属绝缘体金属（SHPMIM）电容器。纳米片GAA晶体管允许通过调整通道宽度来定制高性能或低泄漏操作，而SHPMIM电容器则旨在增强电源稳定性并促进片上去耦。台积电表示，SHPMIM电容器的容量密度有望达到前代产品的两倍以上，同时降低薄层电阻和通孔电阻。

N2P预计在相同功率和晶体管数量下，功耗降低5%~10%或性能提高5%~10%。N2X则拥有更高的FMAX电压，确保设备性能提升，特别适用于数据中心CPU、GPU和专用ASIC。N2P和N2X在IP级别上兼容，使得使用N2X的公司无需重新开发为N2P设计的任何内容。

去年，台积电表示其N2工艺技术的生态系统正在进步，今年则宣布所有主要供应商的EDA程序不仅通过了初代N2认证，还通过了改进版认证。现在，小型芯片设计人员可以利用这些工具，这表明N2P正在步入正轨。