台积电在荷兰阿姆斯特丹的欧洲开放创新平台（OIP）生态系统论坛上宣布，预计于2026年底量产其A16（1.6nm级）工艺技术的首批芯片。

这项新技术采用超级电源轨（SPR）背面供电网络（BSPDN），通过芯片背面传输所有电源，增强供电并提升晶体管密度。A16工艺将使用全环绕栅极（GAAFET）纳米片晶体管，与N2系列工艺（2nm级）相似，预计在性能和功耗上有所提升。

与N2P制造技术相比，A16在相同电压和复杂度下有望提高8%~10%的性能，或在相同频率和晶体管数量下降低15%~20%的功耗。台积电估计，高端AI处理器的芯片密度将增加1.07倍~1.10倍。A16晶体管与N2晶体管的相似性简化了从N2迁移到A16工艺的过程。

台积电的超级电源轨通过专门的接触器将背面供电网络直接连接到每个晶体管的源极和漏极，缩短导线长度和电阻，提高性能和功率效率。然而，这种先进的BSPDN实现也意味着芯片设计人员必须重新设计供电网络，采用新的布局和布线策略，这带来了额外的设计工作和挑战。

设计带有背面PDN的芯片需要新的实现方法，包括使用新的热感知布局和布线软件、新的时钟树构造、不同的IR-Drop分析、不同的功率域和不同的热分析签核等。此外，需要新版本的EDA工具和仿真软件来支持这一新的实施流程。