台积电在举行的开放创新平台（OIP）会议上，详细规划了其未来的技术发展蓝图。据悉，台积电计划在2025年正式量产2nm工艺芯片，并在2026年底前推出更为先进的A16 1.6nm工艺。

在2nm工艺方面，台积电表示，继今年早些时候的早期流片之后，将推出一个名为N2P nanoFlex的变体。该变体提供了短标准单元选项，旨在减小芯片面积并提高功率效率；同时，也提供了高单元选项，以提升芯片性能。据透露，与基础2nm工艺相比，N2P nanoFlex的能效将提高12%；而A16 1.6nm工艺在与N2 nanoFlex相同密度的情况下，能效将进一步提升30%。

此外，台积电还在积极推动3Dblox技术的标准化工作。目前，关于3Dblox标准化的项目授权请求审查正在进行中，编号为IEEE P3537，预计将在2024年12月正式宣布。台积电表示，3D系统集成芯片（SoIC）将是2nm和16A设计的关键，而先进的3D堆叠芯片将被集成到2.5D CoWoS工艺中，用于下一代AI计算。

在会议中，台积电还展示了3Dblox技术的最新进展。通过早期规划功能，3Dblox可以有效处理大型3D IC设计。其中，EDA AI引擎能够充分探索电气和物理设计空间，使得复杂的3D IC设计可以高效且成功地划分为单个2D IC设计，以最大化生产力。此外，3Dblox还在热耦合、多物理场分析、早期布局设计规则检查（DRC）等方面进行了优化，提高了设计的准确性和效率。

值得一提的是，博通ASIC产品部研发与工程副总裁Greg Dix在会议中表示，博通已成功推出了业界首款Face-to-Face 3D SoIC，并计划在未来几年内大量量产3D-SoIC。