据《韩国经济日报》报道，三星电子的半导体存储技术发展路线图揭示了两大亮点：2026年将推出堆叠层数超过400层的下一代V-NAND，以及计划2027年推出的 0a nm DRAM 将采用 VCT 结构。

目前，三星电子正以其第9代V-NAND和1b nm（12纳米级）DRAM工艺引领市场。然而，随着技术的不断进步，三星电子正酝酿着更大的变革。据透露，下一代V-NAND，即第10代V-NAND，将被命名为BV（Bonding Vertical）NAND。

这一命名背后的技术革新在于，它调整了NAND结构，从现有的CoP（Cell on Peripheral，外围上单元）方案转变为分别制造存储单元和外围电路后进行垂直键合。这一思路与长江存储的Xtacking技术和铠侠-西部数据的CBA技术有异曲同工之妙，旨在防止NAND堆叠过程中对外围电路结构的破坏，同时实现位密度的大幅提升，较CoP方案高出60%。

在 DRAM 内存领域，韩媒表示三星电子将于 2025 年上半年推出 1c nm DRAM，2026 年推出 1d nm DRAM， 2027 年将推出第一代 10nm 以下级 0a nm DRAM 内存。