2024年12月，台积电、Imec、IBM和三星电子的研究员将在国际电子元件会议（IEDM）上发表关于垂直堆叠互补式场效晶体管（CFET）在5纳米和7埃技术上的新进展。

CFET由Imec提出，被视为环绕式闸极（GAA）多通道晶体管的架构概念。台积电展示了通过48纳米栅极间节距（约5纳米制程）的全功能层积型CFET逆变器，加入晶背触点和互连后，预期能提高产品效能和设计灵活性。

尽管这款CFET目前不太可能商用，但被视为技术突破。双晶体管堆叠可缩减面积，虽增加制程复杂度，但类似3D-NAND的方式可能提升功率、效能、芯片面积与成本表现。

Imec还提出了采用7埃技术加大CFET堆叠高度的可能，预计7埃制程将在1纳米节点后进展，5埃技术可能在2032年左右主流。

IBM和三星则提出了通过阶梯式结构提升CFET效能的技术概念，减少堆叠高度和制程复杂度，讨论了中间电介质隔离、上下层源极和汲极隔离，以及双功函数金属等。