AI推理带火CPU，AMD百亿美元投资引爆台湾供应链

在人工智能训练时期，数据中心服务器的常规架构通常为一颗中央处理器（CPU）搭配八颗图形处理器（GPU）。随着行业迈入推理阶段，该比例逐渐调整为一比四甚至一比二。这种转变使得构建同等规模算力中心所需的CPU数量实现翻倍。同时，单颗CPU所需的内存通道数也提升了50%，导致整体对DDR5内存的需求量较以往架构增长至少三倍。据AMD首席执行官苏姿丰在5月22日的公开演讲透露，推理与代理式人工智能将成为该领域后续发展的核心商业方向。

为应对算力架构的升级，AMD宣布向中国台湾地区产业体系投资超过100亿美元（约人民币678.88亿元）。其代号为“Venice”的第六代EPYC处理器将采用台积电2纳米工艺进行量产，资金将重点用于2.5D高层扇出型桥接（EFB）技术及面板级封装创新。此外，AMD与力成科技合作，完成了业内首款2.5D面板级EFB互连技术的验证，助力后者切入高性能人工智能系统供应链。

由于“Venice”处理器应用了多芯片模组（MCM）架构，封装基板的层数及热变形控制要求显著提高。据传，在英伟达长期订单已占用大量高端计算基板产能的背景下，AMD的新增需求进一步加剧了供应紧张，部分印制电路板（PCB）背钻机的订单已排期至2028年。摩根士丹利报告指出，欣兴电子在高端ABF基板及人工智能GPU基板领域具备较强的整合能力，预计其2026年至2028年的每股收益分别为11.6新台币（约人民币2.50元）、24新台币（约人民币5.17元）和49新台币（约人民币10.56元）。高盛报告则显示，景硕科技在美式CPU基板市场占据约50%的份额，受相关CPU需求翻倍影响，客户自5月起增加了订单并接受了两成的价格上调。

在内存配置方面，为支撑256核心算力及庞大的数据吞吐量，“Venice”预计将支持16通道DDR5内存。相较于12通道设计，单颗CPU需配备的内存条数量增加，使得标准型DDR5的绝对消耗量提升约33%。为确保高速数据传输的稳定性，DDR5模块需额外集成电源管理芯片（PMIC）、寄存时钟驱动器（RCD）及温度传感器。目前，茂达电子的高端DDR5专用PMIC已通过美式内存大厂认证并实现批量供货。16通道设计对信号完整性提出了更高要求，每条DDR5内存均需标配RCD以解决信号干扰与反射问题。澜起科技作为全球RCD主要供应商，以及谱瑞科技在高端CXL控制芯片和高速信号中继器（Retimer）领域，均与美式大厂建立了深度合作。

AMD还透露，下一代“Verano”处理器将引入LPDDR内存，结合成熟的CXL技术，未来人工智能基础设施将形成DDR5、LPDDR与CXL协同的复合架构。这种演进要求测试流程不仅涵盖容量验证，还需评估能效与协议兼容性，导致内存控制芯片及模块的测试时间增加约45%，从而为欣铨和矽格等布局高端测试业务的企业带来产能需求。

注：按1美元≈6.79人民币、1新台币≈0.22人民币计算。