蒋尚义：集成小芯片已成趋势，先进封装技术可突破制程瓶颈！

曾长期在两岸芯片制造业界担任多项重要职务的半导体企业家蒋尚义日昨在日本发表主题演讲时表示，在半导体工业制程接近摩尔定律的物理极限后，以集成电路集成的小芯片（Chiplet）将成为发展趋势，它将成为后摩尔时代（post Moore’s Era）的主要科技潮流之一。

据《芯智讯》报导，去年底出任鸿海蒋尚义任鸿海半导体策略长的蒋尚义7日出席鸿海旗下夏普（Sharp）公司在东京举行半导体科技日活动，并以「从集成电路到集成小芯片」（From Integrated Circuits to Integrated Chiplets）为主题发表演讲。

蒋尚义在演讲中指出，当半导体制制程进入2nm阶段，已经接近摩尔定律的物理极限。使用4nm以下的半导体先进技术节点的成本已非常高昂，开发4nm以下先进制制程需要20亿美元的研发资金，要销售超过100亿美元金额规模的产品，才有机会回本。

他说，目前电子产品高度依赖先进芯片制程技术，物联网（IoT）和人工智能物联网（AIoT）时代带动电子产品应用多元化，既有半导体生态系无法应对多元化且需要弹性设计的物联网和人工智能物联网应用。

蒋尚义表示，过去半导体技术进展，把多颗芯片整合成系统单晶片（SoC）视为趋势，在IoT和AIoT时代，半导体技术趋势朝向把单晶片功能定制化，分割成不同功能的小芯片（chiplet），以应对多元化功能设计需求。

他指出，从系统设计来看，各种硬件功能可以分割成小芯片，各种小芯片可通过不同的技术节点制造，甚至使用非硅材料以应对低成本和性能需求，各种小芯片可进一步整合满足定制化的系统功能。

蒋尚义表示，集成小芯片将是后摩尔时代的主要科技潮流之一，台积电推出的CoWoS（Chip on Wafer on Substrate）先进封装技术，可以助力突破半导体先进制程技术的瓶颈。异质整合（heterogeneous Integration）的小芯片技术，可将多样化的小芯片整合在一个平台上，强化系统性能和降低功耗，并通过先进封装，各种小芯片可密集联系，达到整体系统性能优化。

他总结说，集成小芯片的模块化设计趋势可提供更具弹性、设计规模以及革新能力，让半导体设计定制化更简单而便宜，让不同的材料和不同世代技术，透过异质整合达到更好的性能并降低成本。

来源：中时报