【芯视野】国产IP突围仍需破除鸿沟与偏见

在全球半导体产业发展历程中，随着芯片设计复杂程度不断提升，研发费用逐步升高，同时伴随着芯片种类的愈加丰富，衍生出的集成电路、逻辑或单元布局设计的具有特定功能、可重复使用的电路模块——半导体IP逐渐与EDA并列成为支撑芯片设计的最重要的上游核心技术。简化IC设计流程的IP复用理念极大地推动了芯片设计产业的繁荣。

世界半导体贸易协会（WSTS）统计的数据，2021年芯片设计IP销售额同比增长了19.4%，达到54.5亿美元。IBS则预计2020~2027年IP市场CAGR为10.5%。国内芯片设计强劲的增长势头以及国产化需求同样对半导体IP“如饥似渴”。中国半导体行业协会数据显示，2021年国内芯片设计企业数量和销售额连续两年突破20%增速；去年设计企业数量达到2810家，同比增长26.7%，然而其中人数在100人以下的小型设计企业占绝大多数，这就意味这着这些中小型本土设计公司依赖于成熟的IP产品来帮助实现芯片设计。形成鲜明对比的是，在IPnest的全球十大IP供应商榜单中，仅有芯原一家国产IP厂商，在该领域，我国同样处于初级阶段，规模很小，技术和市场竞争性弱，国产化率极低的局面。

芯片设计签核流程日益复杂，国产IP全覆盖是迫切任务

随着芯片设计复杂度不断提高，设计难度大、成本高、风险大，在引入新工艺后，芯片的签核流程也变得越来越复杂，引入IP不仅可以加速产品上市时间，还可以降低设计成本和风险。对此，深耕一站式IP长达16年的芯动科技形象地比喻道，芯片IP是芯片的基石，是芯片大厦的砖瓦，“小”IP，撬动“大”市场——IP对产业撬动作用高达600倍，但是由于其技术和生态壁垒，是芯片行业的“硬骨头”，高速接口IP更成为后摩尔时代高性能芯片系统集成的关键。因此，当前首要的就是本土企业放下“国产IP技不如人”的偏见、加强彼此之间的合作，取长补短，形成1+1>2的国产生态共赢局面。

据芯动科技VP/技术总监高专介绍，芯动目前已实现从130nm到5nm工艺高速混合电路IP核全覆盖，可以提供CPU/NPU/DPU高性能计算的一站式IP，且所有IP均自主研发，是中国唯一获全球两大5纳米工艺线认证的IP提供商。国内外有很多知名芯片设计公司，都使用过芯动的IP技术，其中不乏AMD、微软、高通这样的国际巨头。“我们希望，芯动的IP可以帮助更多国内外客户，做出更有竞争力的产品。”

芯联芯认为，近两年半导体业历尽“世界的风云”，正走进最好的时代。全球每100家芯片设计公司，应有一家可在先进工艺产品成功量产；国内芯片设计公司中一万家公司中仅有五家公司可量产（＜12nm制程）。对于半导体行业而言，每颗芯片从设计到量产再到上市热卖面临多重考验：每颗芯片的诞生带动的是背后900亿元的资产，同时需要依次迈过10-13个半衰期门槛；900亿元的资产投入离不开国家力量的支持，而迈过10-13个半导体业半衰期，离不开芯片设计服务公司。

芯耀辉技术支持总监刘好朋指出，IP的复用在芯片设计中已经渐渐成为主流，28nm时，单颗芯片中可集成的IP数量平均为87个；5nm时将达到218个，目前产业界以IP核复用设计为主的SoC占总数已达90%以上。在SoC设计导入IP，可以补充中小型设计公司在专业、开发资源和经验等方面的短板，补充跨界造芯厂商在芯片技术、开发资源和经验方面的短板，经硅验证的IP大大降低了研发风险，加快技术产业化周期提升灵活性，并降低设计公司运营成本，使其能够专注于自身核心竞争力的发展。

奎芯科技认为，IP复用是赋能创新最重要的一环，对IP公司而言，就是通过分工细化为他们赋能，简化芯片设计流程中的重复性工作，使芯片设计企业能集中精力构建自己的核心护城河。该公司副总裁王晓阳表示，国内芯片设计的水平进步十分显著，但是可能更多还局限在怎么把芯片设计完并落地。因此当前国内IP公司最紧要的任务是实现半导体IP种类及制程的全覆盖，而IP公司加快芯片设计的迭代速度和成本，本质上将加快整个行业的进展。奎芯科技市场及战略副总裁唐睿补充说，IP、EDA都是属于产业链上游，所要解决的是工程问题而不是科学问题，而工程问题需要产业链上下游进行磨合，需要客户帮助发现、解决问题，以进行迭代。因此他强调国产IP只要有机会去不断尝试、突破，是非常有机会赶超的。

以当前增长最快的接口IP细分市场为例，唐睿认为，国产接口IP总体处于国产替代的过程，高速互联IP是相对蓝海的市场，对国产厂商也意味着更大的机会。

安谋科技产品研发负责人刘澍指出中国芯片设计产业一个显著趋势是，小公司办大事。现在国内有数千家初创IC设计公司，其中不乏EDA、大芯片、半导体材料等挑战极大的领域，这些公司从一个很小的规模开始，目标都是突破各自领域的卡脖子问题，这是一个很大的历史使命。国内也有巨头型的大公司，需要引领整个行业往前走，而以前可能看苹果，高通，英特尔等行业龙头怎么做，跟随他们的脚步。

他表示，安谋科技作为合资公司，有两个最主要的任务和使命，一是把Arm的国际先进技术引入中国，二是让中国半导体产业继续与国际保持接轨，并参与到全球的生态建设和产品竞争中去。安谋科技作为IP供应商，要满足上述趋势的需求，一方面积极在国内与大企业合作，让他们能够基于Arm先进的IP甚至基于此开发出更优的解决方案，向国际一流厂商发起挑战和竞争，加速国内产业发展；另一方面Arm和安谋科技都开发了一整套的计算引擎IP，让大、小企业都能跳过长期底层技术积累的过程，迅速地进行最终的应用开发、芯片设计制造和最终上市推出方案，并支撑制造工艺物理库的IP研发，帮助大型代工厂进行核心的突破。

如何破解客户对国产IP“鸿沟”与“偏见”？

半导体IP市场主要分为接口IP、处理器IP、存储器IP以及其他IP（模拟到数字IP和数字到模拟IP）。在这几大领域，近十年来已经涌现了一批优势IP创新创业企业。

目前我国三类本土IP供应者都在茁壮成长。一类是像华为海思这样有自己的IP甚至指令集开发实力，但不对外；二是互联网巨头如阿里，其旗下的平头哥半导体（T-Head）公司在2019年推出基于RISC-V内核的处理器（玄铁910），加速了中国RISC-V产业化及其生态环境发展；第三类是国内独立的第三方IP厂商，如芯动科技、芯耀辉、锐成芯微、芯来等众多IP公司等，立足于各类IP的积累。

尽管如此，国产IP也面临着与EDA同样的问题。由于IP业务主要以授权模式为主，壁垒较高，产品生态构建天然护城河，三个EDA巨头凭借自身产品线具有独特优势，Arm、Imagination等也在各自领域有着绝对的垄断地位。极高的用户粘性大导致新产品难以进入市场提高市占，而可能面临高昂的试错成本也使客户对国产IP望而生畏。

芯启源EDAIP销售总经理裘烨敏就表示，公司仅仅是做接口IP其中的USB IP contorller就已经感受到很多客户的担忧。包括对本土IP供应商宽容度不够高，尽管本土供应商在定制化能力、7×24小时服务等方面的能力要远高于海外厂商。

芯联芯总经理王炳立也深有同感。他强调，国产自主IP从指标上需要做得更好，至少接近国外产品的指标才能使客户愿意给予试错的机会。不过本土供应商虽然能提供更好的定制化服务，但是定制化和通用性其实存在矛盾，本土厂商需要找到两者之间的平衡点。此外，IP产品除了应用性，在易用性方面也需要加强，通过高校设计竞赛的方式让更多用户接触国产IP，降低未来设计人员早期使用难度或者参与他们的培养国产，对国产IP及其他工具都非常有必要。

对此，高专提出了他的解决思路，在IP技术水平满足产品需求的基础上，量产经验丰富、贴近客户需求、定制能力强且能兜底风险的IP提供商更能为芯片设计企业有效规避风险、加快产品成功面市。所以国内企业可以优先选择有知名客户背书、大量量产经验的老牌IP厂商，甚至是提供风险共担合作模式的可信赖伙伴。

刘好朋也提出从IP产品质量、与客户合作开发以及提供优于国外厂商的定制服务等三个方面来吸引更多的本土客户。

第一，做的产品要向行业领导厂商靠齐，在某些性能上要达到一个水平甚至超过他们。第二，在客户愿意选用一个新的IP的情况下，也会面临成熟度的问题，即没有量产记录。可以在整个开发周期会与客户保持紧密的合作，让其对IP产品有更多深入了解加深其信任。第三，针对相关IP提供进一步的设计服务，提供更多更“接地气”的服务。

不是弯道超车的杀器，Chiplet将如何重塑IP产业？

如果说基于IP复用的SoC理念创造了上一代大规模集成芯片的蓬勃发展，那么芯粒（Chiplet）和软件协同设计将会成为芯片突破集成度瓶颈并进一步提升芯片功能和晶体管规模的下一代支柱。

唐睿表示，目前IP市场到2030年能达到100亿美元的规模，接口IP市场增速又是整个IP市场增速的2倍，预计Chiplet市场在2030年将超过1000亿美元。Chiplet本身也是可以提高良率和降低成本的方法，但并不能为了Chiplet而做Chiplet，一定是商业和技术双驱动的结果，这是必然趋势。尽管如此，Chiplet产业发展仍是初期，产业链各个环节如何协作仍未有定论。例如计算芯片主要包括计算，内存和I/O三部分，I/O相对容易独立，最容易跟上层应用算法解耦；内存可以部分解耦；计算部分是最难解耦的。最终形态可能类似于搭积木，但是要一步一步来。

刘好朋表示，Chiplet不仅可以解决芯片设计复杂度、不同工艺集成等衍生问题，也增加了IP可复用性、可配性和产品生命周期，使IP供应商得以拓展新的商业模式和发展空间。在复杂多变的国际环境下，芯片厂商需以一种开放的态度拥抱和迎接接口标准化来助力国内的数字经济产业数字化SoC的设计。

作为全球极少数成功量产Chiplet的技术提供商之一，芯动科技在Chiplet技术上亦有独到见解。高专指出，先进工艺大型SoC芯片，是芯片IP堆积的结晶，而先进工艺大芯片才是芯片的“主战场”，其中Chiplet技术对IP的依赖更高。从多年来对各种应用场景的分析和开发来看，高专认为使用Chiplet互联最理想的环境就是采用UCIe这样的公开标准，统一标准无疑将实现对大芯片生态更强的赋能。不同芯片只要遵循协议就可以实现互联。

正是基于其对Chiplet互联的前瞻性设计思路，芯动从两三年前开始就在做Chiplet互联接口的研发，并与今年推出的UCIe不谋而合，因此能在UCle标准推出后不到三周，就宣布推出物理层兼容UCIe国际标准的自主研发IP解决方案-Innolink™ Chiplet。高专表示，芯动的研发方向之所以能与国际水平保持一致，是因为我们以需求驱动研发的产品理念和定制化的客户服务，200多次的先进工艺流片纪录和60亿颗SoC芯片授权量产带给芯动的不止是成熟经验和良好口碑，更是在技术方面的敏锐洞察和前瞻布局。芯动一直在用实际突破和应用成果证明实力，展现国产IP的无限潜力。

芯启源产品市场总监胡侃从商业化落地、产业化落地的角度补充说，当前国内Chiplet生态不在于供应商是否能实现更先进的工艺，反而是需要异构融合满足商业或客户场景需求。例如DPU如果仅仅用于数据处理的场景，可能用28nm工艺就够了，但是DPU未来的发展，要融合人工智能、机器学习，以及更多的CPU+GPU+DPU等超异构的大芯片能力，对Chiplet的要求显然更高。

王炳立表示，IP供应商本身也是EDA工具的使用者，在Chiplet层面也期待有越来越多国产工具可用，在具有工业可持续性和成本优势的同时，也需要产业链跨领域协同的合作。

刘澍指出EDA、IC设计、代工厂这个铁三角是共同优化的关系，历史上在每一代工艺节点上都是一起探索应对新的挑战。代工厂制造工艺有什么变化？相应的器件工艺影响到IC设计，需要做什么样的优化和适配？反过来设计方面的更新，对代工厂也带来很大压力，需要在生产中进行反复调试、优化的相互校正过程。对EDA的要求更高，无论是设备、制造都需要提供非常强的自动化验证能力和预测能力，设计工具与过去十年也发生了巨大的变化。过去十年EDA软件靠仿真达到故障覆盖率，现在需要增加很多验证工具以及软件级的验证才能达到。因此未来EDA、设计、制造这个“铁三角”依然需要相互合作来完成技术的迭代和演进。

Chiplet也是如此，国内应该以开放的心态加入到国际产业生态中去，同时也探索国内的标准，通过“两条腿走路”，既能实现技术上的互通，也能在部分标准和定义上实现自主可控，达到生态共同繁荣的目的。

刘澍还强调，Chiplet虽然前景光明，是可以帮助产业升级和跨越摩尔定律的技术，但是不能认为它是填补与国外差距、弯道超车的杀器。Chiplet是Die-to-Die、chip-to-chip的设计，但是它会对整个芯片的拓扑结构带来很大的影响，与IP、EDA、制造都密切相关。这条路我们才刚刚开始，离成熟并且大规模使用还很远。在此之前，需要IP厂商、芯片设计厂商、制造封测厂商等在多个维度合作，在协议和传输层齐头并进，以促成Chiplet的成熟。

截止目前，国内半导体企业已有芯原、芯动科技、芯耀辉、芯和半导体、芯云凌、长芯存储、长电、超摩科技、奇异摩尔、牛芯半导体、奎芯科技等多家大陆企业先后宣布加入UCIe行业联盟，随着这些厂商在各自领域实力不断加强，有望在Chiplet发展期迎来重大进步，实现以中国Chiplet生态的繁荣。（校对/张轶群）