着眼于异质晶片接合标准对推动3D IC的重要性，在多家半导体厂共同组成JEDEC JC 11.2标准委员会，已快马加鞭推动逻辑与记忆体晶片接合的介面标准Wide I/O Memory Bus已在9月底确立。如此一来，能透过标准的依循与协助，加快厂商开发时程，促使3D IC尽早展开量产。

    台积电已瞄准3D IC蓄势待发的商机积极抢攻，期借晶圆厂整合能力，将触角伸及封装领域，正积极发展3D IC架构的关键技术矽穿孔(TSV)，并结合现有晶圆级封装(WLP)与堆叠封装(PoP)，打造完整的3D IC流程解决方案。

    3D IC的生产流程须在前端晶圆代工制程进行矽穿孔，或是在后端封装厂才执行，各家看法不一。从 晶圆厂立场来说，在晶圆代工阶段即导入矽穿孔制程，对晶片业者来说较具竞争力，因为晶圆厂对整个晶片设计的掌握度较佳，且新投入? ]备成本较少，借以满足客户控管生产成本及加快产品上市时程的考量。此外，晶片走入更先进制程后，拉高矽穿孔的技术门槛，封装厂势必要投入更多的设备，将提升成本，不符合客户的成本考量。

    台积电积极拓展业务范畴，似乎已引起外界对侵蚀封装厂商机的疑虑。对此，日月光认为，这对晶圆代工产业而言，不只是再次肯定3D IC后段封装测试的重要性，也意味着新一轮的赛局即将展开，预期将影响3D IC晶圆代工产业与封测产业既有的竞? 鳒Y与联盟板块，并促使晶圆代工、封装、测试产业强化自身价值的差异化。