台积电正引领新一代HBM4存储技术的革新。与现有HBM产品相比，HBM4在内存堆栈链接接口标准上实现了质的飞跃，从1024比特直接跃升至超宽的2048比特。这意味着芯片供应商必须采用更为先进的封装技术，以适应这一巨大的带宽提升。

在最近举行的2024年欧洲技术研讨会上，台积电揭示了为HBM4制造基础芯片的新蓝图。他们计划采用N12和N5制程的改良版，以逻辑制程来生产HBM4。这一策略不仅展示了台积电在基础芯片制造方面的领先地位，还预示着存储市场即将迎来一场由先进制程技术驱动的变革。

台积电与主要HBM存储合作伙伴（美光、三星、SK海力士）紧密合作，在N12FFC+和N5两种制程技术上实现HBM4的全堆栈集成。N12FFC+制程技术以其成本效益著称，能够支持12层和16层堆栈的HBM4，每堆栈带宽超过2TB/s。而N5制程技术则以其优异的功耗性能和更高的集成度，为HBM4提供了更为强大的性能支持。

N12FFC+技术生产的HBM4基础芯片，结合台积电的先进封装技术，可以构建高达8倍标线尺寸的中介层，支持多达12个HBM4内存堆栈。目前，HBM4在14mA电流下可达到6GT/s的数据传输速率，充分满足了高性能计算的需求。

而N5制程技术的引入，更是将HBM4的性能推向了新的高度。这种制程技术能够实现极小的互连间距（约6~9微米），使得HBM4能够与逻辑芯片直接键合，实现3D堆栈。