随着晶体管变得越来越细小，台积电采用新工艺技术上的速度也变慢了，以往大概每两年就会进入一个新的制程节点，现在则要等更长的时间。
为了满足其所有客户的需求，台积电不得不继续提供其制造工艺的半节点、增强和专业版本。
台积电积极奔赴下一代工艺节点
台积电在过去 20 年左右的成功很大程度上取决于该公司能够提供一种新的制造技术，每年都会改进 PPA（功率、性能、面积），并每 18 至 24 个月推出一个全新的节点，同时保持可预测的高水平产量。
但随着现代制造工艺的复杂性达到前所未有的水平，在保持可预测的产量和简单的设计原则的同时保持创新步伐变得越来越困难。
众所周知，台积电和三星电子现在的主力芯片产品都是采用的5nm制程工艺技术，当然还有大量的使用的是7nm制程技术。而无论是苹果公司还是三星电子的手机产品已经大量使用了5nm制程的产品。
在台积电第一季度财报电话会议上表示，正全力以赴地开发下一代工艺节点。计划在今年晚些时候将投产首批 3nm工艺，有了台积电的N3 节点，N5（5 纳米级）爬坡和 N3（3 纳米级）爬坡之间的差距将增加到 2.5 年左右，这可能会给代工厂的主要客户苹果带来一些挑战。
同时，N2的节奏将延长至三年左右，这在很大程度上意味着台积电节点发展战略的战略转变。
引入改进的3nm节点
台积电的 N3 将在 N5 的基础上实现全节点改进，包括提高 10％ ～ 15％ 的性能、降低 25％ ～ 30％ 的功率以及高达 1.7 倍的逻辑晶体管密度。为此，它将使用超过 14 个极紫外 （EUV） 光刻层（N5 使用多达 14 个，预计 N3 将使用更多），并将为深紫外光刻 （DUV） 层引入某些新的设计规则。
台积电将在下半年开始使用其 N3 节点增加芯片的生产，并将在 2023 年初向一个（或多个）客户交付第一批商用芯片，届时它将获得第一笔 N3 收入。
虽然台积电的 N3 工艺技术专为高性能计算（台积电用来描述 CPU、GPU、FPGA、ASIC 等应用的术语）和智能手机而设计，但有证据表明该节点具有相当狭窄的工艺窗口，这将使芯片开发人员难以达到所需的规格。这是一个问题，因为它增加了收益时间并最终降低了利润率。
为了解决这个问题，台积电开发了 N3E 版本的技术，该技术 扩大了工艺窗口并提供了对 N5 的改进。
N3工艺的效果会如何
今年下半年，台积电将把N3工艺投入生产。台积电预测，HPC（高性能计算）将是其今年增长最快的领域。上一季度HPC产生了41％的收入，仅比智能手机产生的40％略高。物联网和汽车排在第三和第四位，分别创造了8％和5％的收入。
台积电多次强调3nm制程将于2022下半年正式量产。而作为竞争对手的韩国三星也在积极加快3nm量产进程。三星此前表示，采用GAA 架构的3nm制程技术已正式流片（Tape Out）。三星3nm制程流片是与新思科技合作，加速为GAA 架构的生产流程提供高度优化参考方法。
三星3nm制程不同于台积电或英特尔的FinFET架构，而是GAA架构，三星需要新设计和认证工具，因此采用新思科技的Fusion DesignPlatform。制程技术的物理设计套件（PDK）已在2019年5 月发布，并2020 年通过制程技术认证。
为了稳妥，台积电继续沿用FinFET晶体管技术，三星兵出险招，采用更先进的GAA晶体管技术，希望能够在技术上超越台积电，但是出品率有多高也非常关键。
预计2026年出现2nm芯片
台积电在 2020 年 8 月首次谈及 N2 时，并未透露有关技术或其时间表的许多细节，但表示将建立一个位于台湾新竹县宝山附近的全新工厂，用于该节点。
台积电预计在 2024 年底开始使用其 N2 技术进行风险生产，然后在 2025 年底启动 HVM，这意味着 2022 年第三季度的初始 N3 量产与 2025 年第四季度的初始 N2 量产之间的差距约为三年。“到目前为止，我们在 N2 方面的进展正在走上正轨，”魏哲家说，“2024年底，N2将进入风险生产；2025年，它将投产，可能接近年底。那是我们的日程安排。”
考虑到现代芯片的生产周期，我们可以肯定地说，台积电制造的第一批 N2 芯片将在 2026 年初到达消费设备。
结语
显然，台积电的全新工艺开发和加速节奏已经增加到 N3 的两年半，N2 将增加到三年，这可能被其主要客户认为是一个重大放缓。
同时，N3E 的潜在拉入是一个好兆头，表明该公司可以相当快地实现其节点内的发展。随着台积电三年的新节点开发周期，未来的节点内进步对公司及其客户来说将比现在重要得多。
