小芯片(Chiplet)技术成为替摩尔定律延寿解方，先进封装已经是台积电、三星电子(Samsung Electronics)、英特尔(Intel)、日月光集团等大厂戮力发展方向，熟悉先进封测业者坦言，UCIe(Universal Chiplet Interconnect Expres)产业联盟建立「Die-to-die」互连标准，促成「开放式小芯片生态体系」，有助於高效运算(HPC)芯片客户「天马行空式」的小设计想法聚焦。
封测业者坦言，半导体龙头先进封装「制程」包括如台积电的CoWoS、日月光的FOCoS、矽品的Fan-out EB、英特尔的EMIB等百花齐放，加上还有3D晶圆堆叠技术如台积电SoIC、英特尔Foveros等，但若能够在部分标准品「设计」思维上更为统一，其实有助於Chiplet概念更被推广，中长期来看，更有机会节省成本，达到价格与效益的最佳平衡点。
其实台积电也替英特尔晶圆代工，UCIe联盟更承继Meta(原Facebook)2011年喊出的开放运算计划(OCP)精神，不难发现UCIe联盟中不管是台积、英特尔、超微(AMD)、微软(Microsoft)、日月光、Google、ARM、高通(Qualcomm)、三星等，多少有微妙的竞合关系。目前AI、服务器HPC商机高速起飞中，相信「合作」仍是各大龙头认可的最大公约数。
外界也留意到，NVIDIA并未在小芯片联盟行列，熟悉先进封测业者坦言，UCIe联盟一方面使得HPC设计业者天马行空的想法更有依据，但就算是高度定制化需求的特殊HPC芯片，估计仍会委托半导体业者量身打造。
以目前封测业界实例来看，台积电CoWoS或是InFO封装仍希望能够掌握具有量能的标准型高端产品，至於更定制化的2.5D IC封装，部分委由日月光投控与旗下矽品等业者分食。
以纯OSAT厂角度来看，UCIe联盟的成立有助化繁为简，OSAT业者替客户进行小芯片封装时有更明确的指引，毕竟高定制化芯片、先进封装难度高且复杂，在生产排程、实际量能上，向来让OSAT厂陷入两难。
「成本」与「效能」一直都是半导体技术的永恒命题，若将现行各自发展的小芯片技术导出明确方向，封测业者普遍认为有利於成本下降，也能够让更多设计客户愿意采用，毕竟小芯片技术的原初用意，就是为了降低SoC进入先进制程後的不斐成本，进而拥抱开放的广大生态系。
至於NVIDIA的缺席，也使得业界持续观察其策略，先进封测业者坦言，不难理解各家芯片龙头想要保有自家独门竞争武器，作为专业的系统级代工业者，也会戮力满足客户需求。但目前当务之急仍是希望主力大厂与代工供应链共同推广，先行把「小芯片生态系」催生出来。
毕竟，AI、数据中心、HPC的商机，正明确地放大中，以上台系相关半导体业者发言体系，不对特定客户等作出公开评论。
责任编辑：朱原弘
