华为提出芯片“韬定律”，新麒麟处理器今秋亮相

华为半导体业务负责人何庭波此前正式提出了“韬（τ）定律”，旨在为全球半导体产业提供新的发展指导原则。该理论主张用“时间缩微”来取代传统的“几何缩微”，将系统性降低时间常数作为核心目标。通过引入逻辑折叠等创新工艺，持续减少信号传输延迟并提高晶体管集成度，从而推动电子系统与半导体技术的迭代升级。随后，何庭波又发布了该理论的V2版本，在原有框架上增加了工程实施细节、量化测试数据以及产品规划路线，进一步完善了后摩尔时代的缩放理论体系。

相关摘要指出，过去六十年间，摩尔定律依靠几何尺寸缩小推动了行业进步。但如今纯粹缩减尺寸带来的红利逐渐见顶，先进工艺节点的晶体管成本停止下降，且尖端芯片的研发预算已突破10亿美元（约合67.82亿元人民币）。在此背景下，“τ缩放”原则应运而生。它将时间而非芯片面积作为衡量技术发展的主要标准，采用统一的时间常数优化目标，覆盖了从单个晶体管到数据中心负载的多个数量级。这也是自Dennard缩放定律之后，首个在整个计算架构中确立共享优化目标的缩放原则。

在工程实践层面，V2版本详细解析了逻辑折叠技术的齿比概念。当混合键合间距逼近顶层金属布线尺寸时，三维设计空间由传统的宏模块级离散优化转变为单元级连续优化，从而达成全局最优的垂直逻辑划分，打破了以往三维堆叠只能按功能模块分层的限制。在移动系统级芯片上，该技术将数字、模拟及存储电路分配至垂直堆叠的有源层，在固定工艺节点下使晶体管密度阶梯式增长55%，能效提升41%。此外，新版本还补充了量产实测数据，列出了麒麟2026与基准麒麟9030Pro在电压、频率、功耗及功率密度等方面的具体参数。基于此，华为在过去六年里已成功量产381款芯片，并计划于今年秋季推出采用完整逻辑折叠技术的新一代麒麟手机处理器。

针对人工智能系统，由内存语义统一总线架构、近封装光学输入/输出以及边缘到表面三维折叠构成的协同设计堆栈，预计在2035年可将硬件集成度提高100倍以上。整体而言，“韬定律”建立了从器件、电路、芯片到系统层级的协同优化机制，预计到2031年，基于该理论的高端芯片晶体管密度将媲美1.4纳米工艺节点的水平。对于这一技术路线，华为创始人任正非在相关专访按语中客观表示，这是华为为了生存与发展所选择的突围路径。经过数万名员工多年的持续迭代，该道路已走向成熟，其目的在于为企业寻找可行的发展方向。

注：按1美元≈6.78人民币计算。