三星新一代高带宽内存良率超七成，新工艺进展顺利

据韩媒Financial News引述业界消息，三星电子半导体与设备解决方案部门首席技术官宋在赫在近期的内部经营现状说明会上透露，公司正在研发的第七代高带宽内存（HBM4E）在可靠性测试中的良率已经超过70%。同时，下一代10纳米级1d DRAM工艺也确立了领先同行的技术优势。在半导体制造领域，良率达到80%通常被视为工艺成熟的标志，因此当前超过70%的数据表明该产品的开发正逐步迈向稳定期。

在产品应用与商业化进度方面，三星电子计划将HBM4应用于英伟达预计于2026年下半年发布的Vera Rubin人工智能加速器，而HBM4E则规划用于2027年推出的Vera Rubin Ultra加速器。此前，该公司已于2026年2月在全球率先实现HBM4的量产交付，并在同年5月底完成了12层HBM4E的送样工作。相关数据显示，到2026年6月，其HBM4产品的累计营业收入已率先突破10亿美元（约人民币68.01亿元）。

在底层工艺研发方面，1d DRAM工艺被视为三星电子从HBM5开始引入的核心制造技术。宋在赫指出，该工艺目前正按计划推进，目标是在2026年11月获得量产准备批准（PRA）。如果该工艺能够如期完成研发，不仅将增强下一代DRAM产品的整体实力，还将为HBM5及后续迭代产品提供强有力的技术支撑，从而在人工智能存储芯片市场中巩固其竞争地位。

注：按1美元≈6.80人民币计算