大芯片集成将迎来多年高速增长期

关于Chiplets（俗称小芯片，也就是将不同制程工艺的裸片die封装在一起，组成一个系统级大芯片）的发展前景，最近，有机构给出了一份非常乐观的预测报告。
据Market.us统计和预测，2023年，Chiplets市场规模为31亿美元，2024年将达到44亿美元，到2033年，将增长到1070亿美元，2024~2033年的复合年增长率（CAGR）将达到42.5%。

2023年，高性能CPU占据Chiplets市场的主导地位，份额达到41%。在高性能计算（HPC）应用领域，模块化的CPU设计提供了更高效的处理能力，CPU Chiplets与其它类型Chiplets（如GPU和内存）集成的灵活性也推动着它们的普及。
GPU Chiplets也越来越受欢迎，尤其是在高端游戏、人工智能和机器学习应用中；内存Chiplets也至关重要，特别是在需要大型快速内存池的应用中，例如大数据分析和云计算。
2023年，由于智能手机、笔记本电脑和可穿戴设备的进步，消费类电子产品以超过26%的份额主导着Chiplets应用市场；IT和电信服务应用占比在24%左右，这主要得益于数据中心的高性能计算需求增长。
2023年，亚太地区成为Chiplets的主导力量，占据了31%的市场份额，这主要得益于该地区先进的半导体制造能力和快速的技术进步。
01、为何如此看好Chiplets市场？
用10年时间，从31亿美元增长到1070亿美元的市场规模，这样的增长速度是很快的。那么，业界和机构为何如此看好Chiplets的发展前景呢？原因是多方面的。
首先，从芯片设计和制造两方面看一下Chiplets能够提供的益处。
Chiplets的迷人之处在于它的用途是多样化的，关于这方面的情况，AMD和英特尔经常谈及，采用Chiplets设计，可以更容易地为HPC应用市场和客户提供定制化解决方案。增加或减少处理器核心数量，或者将一个die换成另一个更合适的die非常简单。例如，AMD的服务器CPU不仅比台式机型号拥有更多的CPU Chiplets，还具有更大更好的I/O接口。AMD还通过其3D V-Cache方案为处理器添加功能组件，从而为买家提供更多选择。英特尔则表示，可以跨代重复使用Chiplets，这是英特尔非常看重的优势。
处理器在制造过程中会有缺陷，而且，芯片越大，就越容易出现缺陷，从而降低产量。而较小的芯片则不容易出现缺陷，因此，采用Chiplets方案，可以将传统SoC大芯片分化成多个小的die，然后用先进封装组合在一起，这样，可以在很大程度上节省制造成本。在具有高缺陷率的先进制程工艺节点（5nm，3nm等）上，这种效果更为明显。
要实现1070亿美元的市场规模，只有以上提到的设计和制造优势是不够的，Chiplets还必须在未来这些年充分发挥其多方面的优势，包括：要允许在单个芯片上集成更多种类的微架构die，其复杂程度会越来越高；充分发挥供应链灵活性，Chiplets的模块化特性为供应链提供了更大的灵活性，应用厂商可以从不同的供应商采购不同的组件，从而减少对单一来源的依赖。
要想将Chiplets推向更高水平，需要产业链涉及的企业通力合作，该市场包括Chiplets提供商，系统集成商，以及参与设计和制造的公司。
AMD是将Chiplets成功商业化的先驱。该公司在2017年采用多芯片模块设计，推出了以Zen架构为主的Chiplets处理器，其中，高端型号使用多个CPU die来增加内核数量，而不是通过单个更大的芯片实现。在2019年的Zen 2架构产品中，AMD将其CPU一分为二，一个是CPU内核Chiplets，另一个是PCIe接口和RAM连接器Chiplets。之后这些年，该公司不断更新相关技术和产品，使得产品性能和市场影响力越辣越强。
AMD取得成功后，英特尔一直在努力开拓自家的Chiplets技术和市场空间，该公司称之为tiles，名字虽然不同，但意思是一样的，也是Chiplets。
除了AMD和英特尔，富士通（Fujitsu）和博通（Broadcom）等公司也在开拓Chiplets应用市场，进行相关处理器的研发和制造工作。另外，苹果（M1-Ultra CPU），以及中国的寒武纪（思远370系列ASIC），壁仞科技（BR100系列GPU）也推出了自家的Chiplets产品。不过，AMD和英特尔是迄今为止唯二两家批量生产Chiplets处理器的公司。
Chiplets必须有先进封装技术的支持才行，目前，行业主要采用以下几种封装技术来实现：MCM（Multi-Chip Module），CoWoS（Chip-on-Wafer-on-Substrate），EMIB（Embedded Multi-die Interconnect Bridge）。
MCM是指通过Substrate (封装基板) 走线将多个芯片互联的技术；CoWoS是由台积电主导的、基于interposer (中间介质层) 实现的2.5D封装技术，其中，interposer采用成熟制程工艺，可以提供比MCM更高密度和更大速率的接口。目前，主流的CoWoS技术包括CoWoS-S、CoWoS-R和CoWoS-L；EMIB是由英特尔主导的2.5D封装技术，使用多个嵌入式桥接芯片(Silicon Bridge) 实现芯粒间的高速互联。
02、Chiplets并不是万能的
虽然Chiplets很火热，但要实现全行业的大规模量产还需要时间。此外，die的良率、封装良率、各种成本等，是采用该种方案的关键考量因素。只有在良率和成本等方面明显优于传统SoC方案时，才有采用Chiplets方案的必要，反之，还是老老实实地采用传统芯片设计和制造方案为好。
是否用Chiplets方案，关键考量因素是成本。下面，我们用清华大学马恺声老师所著的《算一算Chiplet的成本！》一文所举的例子加以说明。
下面这这幅图中的9个柱状图，都是RE Cost（recurring engineering cost，不考虑一次性投入，生产一个芯片的成本），横向分别是14nm，7nm，5nm制程，纵向是封装到一起的Chiplets数量。

如果整个芯片面积在200平方毫米以下，则没有必要用Chiplets，真正有价值的是在800平方毫米以上的大芯片，因为成本上是划算的。此外，先进封装需要大量测试，而且，最先进的封装都非常昂贵，甚至数倍于晶圆加工成本。未来，随着封装技术不断成熟和成本的下降，Chiplets有望拓展出更多应用空间。目前，MCM和InFO封装成本相对较低，更划算。
在800平方毫米的大芯片中，晶圆缺陷导致的额外成本占总制造成本的50%以上，对于相对成熟的制程工艺（14nm），尽管产量的提高也节省了35%左右的成本，但考虑到封装开销（MCM>25%，2.5D>50%)及其它成本，Chiplets的成本优势被减弱了。因此，制程工艺越先进（如5nm、3nm），且采用的先进制程die越多，就越适合采用Chiplets方案，此时的成本优势非常明显。
一次性投入的成本也很重要，特别是对于没有大规模量产的产品。做先进制程工艺的die，需要投入的一次性成本是很高的，如流片时掩膜板的成本，因此，Chiplets方案需要的一次性总投入很高（50万产量时占到总成本的36%)。对于5nm制程系统，当产量达到2000万时，采用Chiplets方案才划算。有一点需要注意，那就是一次性投入成本可以随着Chiplets的复用，获得很大收益。
综合考虑成本、性能等多方面因素，Chiplets最大的应用场景是需要采用异质集成的应用，例如将CPU、GPU与DRAM集成，以克服存储墙；其次是体积严重受限的应用，例如在手机中，通过Chiplets将多个die集成在一起，以减小体积；再有，就是使用环境恶劣的场景，例如汽车、工业控制、物联网等。
03、存在的挑战
要想发展到1070亿美元的市场规模，并不会一帆风顺，这一过程中，Chiplets会遇到诸多挑战。其中，标准化和互操作性是最大挑战，Chiplets市场的增长在一定程度上受到不同制造商组件之间标准化和互操作性需求的影响，因此，建立全行业标准对于Chiplets的广泛采用至关重要。
目前，各大芯片厂商在Chiplets接口的互联协议上各自为战，每家公司选择不同的技术线路和标准，往往是基于公司过往的技术积累，并不能通用，碎片化、定制化的接口标准对于Chiplets行业发展极为不利。为了解决这一难题，2022年3月，英特尔、AMD、台积电、微软、Arm等十大行业巨头宣布成立UCIe联盟。
今后，很可能会出现一种新的商业模式，即通过集成标准Chiplets来构建专用芯片，这也是一些国际大厂打造Chiplets标准的原因。通过标准的设立，可以把自家生产的芯片变成Chiplets企业使用的标准产品，集成到各种应用设备中。
除了标准和互操作性，Chiplets还面临着芯片设计和验证工具更新，以及先进封装技术升级的挑战。
从设计的角度来看，Chiplets系统在复杂度提升的同时，成品率反而在下降，而且，Chiplets的性能最终取决于性能最高的那个。这对设计和验证提出了新的要求，由于Chiplets间的堆叠和互联，设计时不仅要考虑不同的制程工艺、不同架构的集成，还要加入高速互联总线和各类接口，相比于传统大芯片设计，Chiplets方案对EDA软件的要求明显不同，目前，全球三大EDA软件厂商已经在布局对应的平台，相关的技术融合和行业并购正在或即将进行。
传统封装一般通过线路焊接的方式进行，为保证Chiplets之间更快的互联速度，会采用2.5D/3D等无需线路焊接的先进封装方式；从2D、2.5D到3D，可以理解为平面上建高楼，楼建的越高，住的人也越多，能装下的晶体管也更多。封装技术的发展也要跟上市场需求，否则，Chiplets的价值会大打折扣。
04、中国要大力发展Chiplets吗？
中国也在积极发展Chiplets，为此，中国Chiplets联盟推出了相应的互连接口标准ACC 1.0（Advanced Cost-driven Chiplet Interface 1.0），它由一批专门从事芯片设计，IP，以及封装、测试和组装服务的公司开发。该组织强调，中国产业链上的供应商需要合作，以建立一个完整的Chiplets生态系统。
对于发展Chiplets，中国也需要理性对待，不能一哄而上，因为它的应用是有前提的，如前文所述，Chiplets并不是万能的，它更适合以先进制程（5nm及以下）为主导的芯片产品，就目前而言，中国大陆在这方面还比较弱。
对于发展本土Chiplets技术和产品，清华大学教授魏少军认为，要从应用的角度去考虑如何采用第三方Chiplets来实现集成，重点是Chiplets的集成而不是设计，采用业界成熟的标准成为必然。是否要制定中国自己的标准，取决于产业发展的需求，更取决于自身产业发展的水平，魏少军直言，超出产业发展的实际情况制定标准，通常会落入“为了标准而标准”的陷阱。
魏少军表示，中国集成电路产业总体上还处在追赶阶段，Chiplets的出现并不能带来这一态势的根本改变。我们用到的Chiplets和相应的EDA工具依然要依赖国外厂商，更为悲观的看法是Chiplets的出现会使中国企业在价值链上的位置进一步下移，这样，过去20年在芯片设计上的积累会被削弱。不过，魏少军也指出，中国企业也可以在Chiplets领域有所作为，例如，可以借助Chiplets更快地发展应用，能促使中国企业向标准Chiplets方向转型。