三星背面供电技术2027年商用化 用于1.4纳米制程

三星电子（Samsung Electronics）正致力于推动背面供电网络（Back Side Power Delivery Network；BSPDN）技术商用化，日前首度发表商用时程规划，预期将与台积电、英特尔（Intel）展开更激烈的代工技术竞争。

韩媒ET News引述业界消息指出，三星晶圆代工事业部技术长（CTO）郑基泰（音译）于近期表示，计划在2027年量产的1.4纳米制程中应用BSPDN技术，为其首度公开具体商用时程及导入制程。

业界认为，三星的BSPDN研发可能已取得相当进展，并与晶圆代工客户充分讨论，而能公开明确规划。

目前半导体业界晶圆制造采用正面供电网络（Front Side Power Delivery Network；FSPDN），将供电线及信号线配置在晶体管之上。然随着高端芯片的晶体管密度持续上升，布线难度变得更高，且容易出现电磁干扰，进一步影响半导体效能。

因此，台积电、英特尔、三星等晶圆代工业者试图将供电线配置在芯片背面，与信号线分离，可同时提高能源使用效率和芯片效能，研发过程由日本东京威力科创（TEL）、奥地利EV Group（EVG）等供应相关设备。

值得注意的是，虽然三星表示BSPDN将应用于2027年的1.4纳米制程，但根据市场需求变化，也可能提前于2025年量产的2纳米制程导入。三星相关人士指出，采用BSPDN技术的芯片量产时程，可能根据客户需求有所变动，三星目前正同时调查客户对BSPDN技术的应用需求。

随着三星确立BSPDN商用计划，预期晶圆代工业界的技术竞争将更加激烈。英特尔当前具备最先进的BSPDN技术，命名为PowerVia，预计2024年将相关技术导入芯片量产；台积电也计划于2纳米以下制程中导入BSPDN技术，传以2026年为目标进行研发。