【半导光电】晶圆级集成技术研究进展

来源:今日光电发布时间:2023-05-142622浏览

今日光电
有人说，20世纪是电的世纪，21世纪是光的世纪；知光解电，再小的个体都可以被赋能。欢迎来到今日光电！

----与智者为伍为创新赋能----

摘要

本文研究了一种用于5G通信的射频微系统与天线一体化三维扇出型集成封装技术. 通过在玻璃晶圆上使用双面布线工艺，实现毫米波天线阵列的制作. 将TSV转接芯片与射频芯片倒装焊在玻璃晶圆上，再用树脂材料进行注塑，将玻璃晶圆与异构芯片重构成玻璃与树脂永久键合的晶圆. 减薄树脂晶圆面漏出TSV转接芯片的铜柱，在树脂表面上完成再布线. 把控制、电源管理等芯片倒装焊在再布线形成的焊盘处，植上BGA焊球形成最终封装体. 利用毫米波探针台对射频传输线的损耗进行测量，结果表明，1 mm长的CPW传输线射频传输损耗在60 GHz仅为0.6 dB. 在玻璃晶圆上设计了一种缝隙耦合天线，天线在59.8 GHz的工作频率最大增益达到6 dB. 这为5G通信的射频微系统与天线一体化三维扇出型集成提供了一个切实可行解决方案.

随着物联网时代的来临，传统的传感器芯片与存算芯片相分离的架构已难以满足实际场景的需求。３Ｄ集成技术能够缩短传感器芯片与存算芯片间的物理距离，实现功能扩展，提升系统能效。晶圆级集成由于对准精度高和互连密度大，一直是学界和产业界的研究热点。文章对晶圆级集成技术中的两种主流工艺，包括硅通孔和混合键合工艺，进行了系统性介绍；并结合国内外多个研究机构的最新进展，对其发展方向进行了展望，以实现适用于感存算一体化芯片的晶圆级集成工艺。

0 引言

进入物联网时代，各种传感器终端的数量呈几何倍数增长，需要对海量的数据进行处理，来获取有用的信息。现有传感器一般将采集到的信号进行压缩编码后，传输到云端计算机，在云端解压后，基于部署在云端的模型实现信号的进一步处理，如目标识别、目标检测等。这种模式需要经过压缩、传输、解压缩、模型计算等多个步骤，会带来延时、隐私安全、功耗、成本等一系列问题，难以满足实际需求。将传感器芯片与存算一体化芯片进行三维集成，可以大大简化系统设计和信息处理过程，节省系统功耗，实现高性能感存算一体化芯片。

三维集成工艺的好坏会对整个集成单元的电学性能、热学性能和力学性能产生影响，直接关系到最终产品的成功与否。三维集成主要有晶圆级集成和芯片间互连两种技术路线，晶圆级集成由于其对准精度高且互连密度大，成为产业界和学界的研究热点。目前晶圆级三维集成的主流工艺主要有硅通孔（ｔｈｒｏｕｇｈ－ｓｉｌｉｃｏｎｖｉａ，ＴＳＶ）和混合键合（ｈｙｂｒｉｄｂｏｎｄ⁃ ｉｎｇ，ＨＢ）两种。

１硅通孔工艺

ＴＳＶ是一种穿透硅基板或芯片的垂直互连结构，用来完成上下晶圆或芯片间的电学连接。ＴＳＶ技术依据通孔形成的顺序可以分为先通孔（ｖｉａｆｉｒｓｔ）、中通孔（ｖｉａｍｉｄｄｌｅ）和后通孔（ｖｉａｌａｓｔ）三种工艺类型。图１为中通孔和后通孔的流程示意图，主要包含以下几个步骤：通孔的形成、通孔的填充以及填充后的表面处理。ＴＳＶ作为一种３Ｄ集成技术，已广泛应用在图像传感器等领域中。

Ｓｕｋｅｇａｗａ等人开发了一种堆叠背照式图像传感器（ｂａｃｋｓｉｄｅｉｌｌｕｍｉｎａｔｉｏｎ－ＣＭＯＳｉｍａｇｅｓｅｎｓｏｒ，ＢＩ－ＣＩＳ），包括传统的背照式图像传感器技术和６５ｎｍ的标准逻辑技术。新型的堆叠工艺将传统的支撑基板替换为逻辑基板，能够采用独立于ＣＩＳ工艺的技术制作先进的逻辑电路。如图２所示，整个芯片由两部分组成，芯片的上半部分由传统的９０ｎｍ的１Ｐ４ＭＢＩ－ＣＩＳ工艺形成；芯片的下半部分由６５ｎｍ的１Ｐ７Ｍ逻辑工艺形成。上部ＣＩＳ芯片和下部逻辑芯片完成堆叠之后，在芯片的顶部制作彩色滤光片和微透镜，顶部和底部之间通过ＴＳＶ实现电学连接。

Ｔｓｕｇａｗａ等人在像素－逻辑两层堆叠背照式图像传感器的基础上，在中间层加入ＤＲＡＭ作为缓存，开发了一种集成像素晶圆、ＤＲＡＭ晶圆和逻辑晶圆的晶圆级集成工艺，如图３和图４所示。在单独制作像素、ＤＲＡＭ、逻辑晶圆后，首先将ＤＲＡＭ晶圆倒置与逻辑晶圆面对面键合。接下来，将ＤＲＡＭ晶圆的Ｓｉ基板减薄，并形成用于连接ＤＲＡＭ晶圆和逻辑晶圆的ＴＳＶ布线。最后，将像素晶圆倒置并将其键合到ＤＲＡＭ／逻辑堆叠晶圆上，将像素晶圆的背面减薄，形成ＴＳＶ。通过在像素晶圆逻辑晶圆之间堆叠ＤＲＡＭ晶圆，有助于减少Ｉ／Ｏ口数目，降低功耗，并且实现对高速镜头的捕捉。

２混合键合工艺

相较于硅通孔工艺，混合键合工艺更为简单，混合键合可以同时实现两个基板间的物理连接和电气连接，并且能够以密度更高的垂直互连实现更小的尺寸。图５为混合键合工艺的流程示意图，其关键步骤包括铜通孔的制作、表面平坦化、表面激活、对准以及键合后退火。首先，通过深反应离子刻蚀来形成通孔，利用电镀方式填充铜。再通过化学机械研磨进行表面平坦化，表面平整度和铜通孔的凹陷度会对最终键合界面质量产生重要影响。接下来利用等离子体对表面进行激活，为预键合做准备。上下晶圆对准，完成预键合，经过退火操作，来进一步促进铜通孔键合面的扩散，完成良好的电学连接。铜－铜混合键合被认为是用于２０ μｍ间距以下最有前途的３Ｄ集成解决方案之一，已成为３Ｄ集成的主流技术之一。

Ｋａｇａｗａ等人利用混合键合工艺成功制造了２２５０万像素、１／２．６尺寸的背照式图像传感器，其中混合键合间距为４ μｍ。如图６所示，与传统采用硅通孔（ＴＳＶ）工艺进行层间连接的堆叠背照式传感器不同，铜－铜混合键合能够实现细间距和大规模连接，可以提高电路设计灵活性，并进一步减小芯片尺寸。由图７可以观察到，退火后的上下侧铜通孔连接牢固，键合界面无空洞，表现出良好的电学互连和可靠性。

之后，Ｋａｇａｗａ等人通过进一步优化工艺，提高晶圆对准精度，成功在３００ｍｍ晶圆上将混合键合间距缩小至３ μｍ，并且使键合对达到３００万。其中，铜通孔的尺寸为１．５ μｍ，通孔间空白区域尺寸为１．５ μｍ，新的键合工艺成功将对准误差控制在０．５ μｍ以内，保证了键合连接的稳定性。如图８所示，每对Ｃｕ－Ｃｕ键合牢固地连接上芯片和下芯片，键合界面没有任何缺陷或空隙。

Ｓａｋａｋｉｂａｒａ等人通过铜－铜混合键合工艺，实现ＣＩＳ芯片与逻辑芯片的像素级连接，如图９所示。ＣＩＳ芯片采用９０ｎｍ的１Ｐ４Ｍ工艺制造，像素间距为６．９ μｍ；逻辑芯片采用相对先进的６５ｎｍ的１Ｐ７Ｍ工艺制造。通过Ｃｕ－Ｃｕ连接直接将ＡＤＣ单元集成在像素下方，能够将所有像素值同时读出，进行数据的并行处理，使得最大拍摄帧率能够达到６６０ｆｐｓ。

Ｔａｎｉｄａ等人成功展示了采用全混合Ｃｕ－Ｃｕ直接键合工艺制造的三层堆叠背照式图像传感器（ＢＳＩ），与只采用硅通孔（ＴＳＶ）连接的三层堆叠背照式图像传感器相比，混合键合连接能够实现更高性能和更多功能。图１０为其３层堆叠工艺流程示意图。首先，利用混合键合将中间层键合到顶层。在中间层Ｓｉ减薄之后，制作Ｃｕ－ＴＳＶ和背面ＢＥＯＬ，作为中间层正面和背面之间的电学通路。再进行第二次混合键合，利用Ｃｕ－Ｃｕ键合将中间层的背面与底层连接。最后，减薄顶层Ｓｉ并形成贯穿顶层Ｓｉ的Ａｌ－ＴＳＶ。研究团队还发现键合晶圆表面上的等离子体活化条件是提高较小间距的Ｃｕ－Ｃｕ键合成品率的关键因素，通过优化等离子体活化气体比例，成功实现了间距为１．３５ μｍ的混合键合，图１１为键合横截面的ＴＥＭ图。

ＳＴＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ和ＣＥＡ－ＬＥＴＩ机构的研究人员合作开发了用于３Ｄ堆叠ＣＭＯＳ图像传感器的２００ｍｍ和３００ｍｍ晶圆级混合键合工艺。在２００ｍｍ晶圆级混合键合工艺中，研究人员通过优化晶圆键合对准系统、偏移补偿程序、测量系统、优对准键，以及使用反馈回路来提升晶圆对准精度。通过进一步优化工艺和设备，成功将晶圆级混合键合扩展到３００ｍｍ晶圆上，并且键合通孔间距达到６ μｍ，可完全符合ＢＳＩ进行３Ｄ堆叠的要求。更小键合通孔间距能够实现更高密度互连，但是较小间距互连可能会危及电气和可靠性性能。研究团队研究了键合通孔间距收缩对互连稳健性的影响，从工艺、器件性能和鲁棒性的角度出发，分别研究了８．８ μｍ到１．４４ μｍ键合间距，对３Ｄ堆叠背照式ＣＭＯＳ图像传感器性能的影响，如图１２和图１３所示。

国内图像传感器厂商豪威科技也在进行堆叠式图像传感器研究。图１４是一款双通道转换增益的堆叠式图像传感器示意图，其中像素单元的部分器件被布置到逻辑层，以提高传感器填充系数，增加功能。传感器晶圆和逻辑晶圆单独制造，并通过间距为１．５ μｍ的混合键合通孔进行像素级连接，像素级连接使得数据能够从传感器层上的像素阵列快速传输到逻辑层上的器件阵列。

可以看到，目前采用混合键合工艺的主流产品是堆叠式图像传感器，各大研究机构也在推动混合键合技术不断完善，以使其成为一项通用的三维集成技术，能够应用在其他领域及产品。三星Ｓａｍ⁃ｓｕｎｇ通过将ＴＳＶ工艺和混合键合工艺结合，推出Ｘ－Ｃｕｂｅ［１６］工艺，应用于多枚芯片堆叠封装中。与采用多个芯片平面封装的方式相比，Ｘ－Ｃｕｂｅ３Ｄ封装使整个芯片结构更加紧凑，能够进行更高效和简单的Ｉ／Ｏ设计，并且由于更短的互连会带来更低的电阻。Ｓａｍｓｕｎｇ研究人员通过优化工艺参数，利用面对面（Ｆ２Ｆ）和背对面（Ｂ２Ｆ）两种方式，实现了多个晶圆的堆叠集成。以图１５中３片晶圆堆叠为例，每片晶圆首先通过大马士革铜线后端工艺来制作混合键合所需的铜通孔，为了构造用于混合键合的铜通孔，每片晶圆应该至少包含两层金属层。中部和底部晶圆采用面对面的方式键合在一起，紧接着对中部晶圆的背部进行减薄，加工形成ＴＳＶ以及用于与顶部晶圆进行混合键合的铜通孔。顶部晶圆以背对面的方式与中部／底部堆叠晶圆进行混合键合，对顶部晶圆背部进行减薄并制作ＴＳＶ用于进行电学测试。

台积电ＴＳＭＣ发布名为ＳｏＩＣ的三维集成工艺，是业界第一款逻辑－逻辑、存储器－逻辑的３Ｄ集成工艺。ＳｏＩＣ技术能够将不同工艺节点、材料、功能和尺寸的芯片进行堆叠，设计和集成更加灵活，使系统能够以更低的成本和更好的性能进行扩展。

如图１６所示，ＳｏＩＣ不再使用凸点（ｂｕｍｐ）进行芯片间的连接，转为表面更为平整的混合键合进行连接，因此无须再进行层间缝隙填充。与传统采用μ－ｂｕｍｐ的３Ｄ集成方式相比，ＳｏＩＣ能够提供更高的Ｉ／Ｏ键合密度，键合间距至少小４倍，键合密度至少高１６倍。并且实现了更低的功耗、更低的ＲＣ延迟、ＩＲ压降和更低的热阻。

Ｉｎｔｅｌ公司也在基于混合键合工艺开发自家的３Ｄ集成技术。Ｉｎｔｅｌ研究了混合键合工艺对顶部金属层无源器件和功率传输的影响，提出最小化影响的具体设计。并且通过优化相关工艺参数，来满足混合键合要求。例如，在制作键合金属层时，避免引起过度的晶片翘曲；在进行化学机械抛光时，实现光滑平坦的表面电介质和凹陷受控的键合通孔；在键合时，保持极其干净的键合表面、高精度对准和最大化测试覆盖率。图１７是测试芯片上的一个键合菊花链的横截面，显示出良好的对准精度和键合界面，可以看到键合界面金属颗粒相互扩散，实现金属到金属的键合。

长江存储ＹＭＴＣ最先在３ＤＮＡＮＤＦｌａｓｈ制造中引入混合键合工艺，并将其命名为Ｘｔａｃｋｉｎｇ。３ＤＮＡＮＤＦｌａｓｈ由存储单元和外围电路组成，在传统工艺中，外围电路和存储单元并排放置，共享有限的芯片面积。但是随着３ＤＮＡＮＤ存储单元层数的增加，外围电路占整个芯片尺寸的百分比将增加，外围电路占据的面积难以忽视。Ｘｔａｃｋｉｎｇ工艺通过存储单元和外围电路分别制造在两片晶圆上，利用混合键合工艺进行层间连接。分离开的存储单元和外围电路可以独立设计生产，极大提升了工艺灵活性，并缩短了研究周期。图１８是Ｘｔａｃｋｉｎｇ键合工艺的简要描述，两片晶圆在准备结束之后进行对准，退火，形成数百万对具有小间距的金属通孔，完成电学连接和物理支撑。研究团队从测试结构和产品两个层面研究了Ｘｔａｃｋｉｎｇ工艺键合界面的可靠性。在测试结构级可靠性测试中，Ｘｔａｃｋｉｎｇ键合层在超长时间热或湿度应力后表现出非常稳定的金属电阻、介电泄漏、键合强度和介电击穿电压。在产品级可靠性测试中，封装的３ＤＮＡＮＤ产品表现出类似的优异可靠性，充分证明了混合键合工艺的可行性。ＹＭＴＣ不断对Ｘｔａｃｋｉｎｇ工艺进行改进，到目前为止，已推出Ｘｔａｃｋｉｎｇ２．０和Ｘｔａｃｋｉｎｇ３．０版本，并已有相关产品面世。

阿里巴巴达摩院提出针对于人工智能应用的高密度和高能效的近内存计算解决方案，其中利用混合键合工艺来连接逻辑芯片和ＤＲＡＭ芯片，如图１９所示。晶圆级混合键合技术能够实现高带宽集成，实验数据表明，其能效比ＨＢＭ或ＤＤＲＳＤＲＡＭ等片外存储器解决方案高出２００倍，比最先进的近内存计算解决方案高出至少２倍。ＤＲＡＭ芯片和逻辑芯片分别基于２５ｎｍ和５５ｎｍ工艺制造，通过间距为３ μｍ的铜通孔连接在一起，铜通孔为两者间的电学通道。

比利时微电子研究中心ＩＭＥＣ基于标准的６５ｎｍ工艺技术制造了键合通孔间距为２．５ μｍ的３００ｍｍ混合键合晶圆片，并且对键合晶圆的电学、热学、力学和可靠性性能进行评估，如图２０所示。研究团队通过晶圆片上的回环结构来评估混合键合通孔的电学性能，并证明了当测试样品在４点弯曲设置中经受１０００次机械循环时，混合键合界面的质量不受影响。以及通过在测试芯片的一个单元中产生热源，并利用集成温度传感器测量两个晶圆片的热响应来评估堆叠晶圆的热性能，结果表明，温度传感器和热源相对于外部热边界条件的位置在分析实验结果时起着重要作用。

新加坡ＩＭＥ机构基于有限元分析方法对混合键合机制进行了一系列仿真研究，图２１为键合面有限元分析模型。通过对晶圆级混合键合工艺的多个流程进行三维建模，针对各种设计和工艺条件，例如晶圆片翘曲度、铜通孔凹陷值、退火温度和退火时间、硅通孔（ＴＳＶ）深度和铜通孔间距等，从热－力－电的角度模拟混合键合技术的键合过程，详细研究影响键合完整性的关键因素，并提供可能的改进方法。对混合键合工艺进行数值研究可以为实际设计和工艺提供指南和参考，有助于优化设计和工艺参数，缩短工艺开发周期和降低研发成本。

海力士半导体ＳＫＳｅｍｉｃｏｎｄｕｃｔｏｒ、格罗方德ＧｌｏｂａｌＦｏｕｎｄｒｉｅｓ、富士通Ｆｕｊｉｔｓｕ以及三菱Ｍｉｔｓｕｂｉｓｈｉ也对混合键合工艺进行了深入研究。

3 结论

本文对晶圆级集成技术的两种主流工艺——— ＴＳＶ工艺和混合键合工艺进行了系统性的介绍，综合多个研究机构的最新技术成果，对其进行了进一步详细说明。

混合键合由于其工艺较为简单，集成密度更高，能够同时实现电学连接和物理支撑，是接下来研究和发展的重点。在将混合键合工艺应用于感存算一体化芯片之前，仍有大量研究工作需要进行，包括优化设计和工艺参数，提高晶圆对准精度，实现低温退火以及降低成本等。面向感存算一体化芯片的晶圆级集成工艺的成功开发，将有力推动感存算一体化技术的进步和实际应用，为我国先进半导体工艺技术的自主自强做出贡献。