据韩国媒体MoneyToday报道，三星电子的第六代10nm级1c DRAM制程开发进度因良率问题延后。原本计划在2024年底完成开发并量产的1c DRAM，因无法达到预期良率，开发完成时间推迟至2025年6月。这一延迟也影响了预定于2025年下半年量产的第六代高频宽内存（HBM4）。

报道指出，三星在2024年底获得了第一个测试芯片，但良率未达预期，因此将开发完成时间延后6个月。在此期间，三星计划将良率提升至约70%。根据行业经验，每一代制程的开发周期通常为18个月左右。然而，自2022年12月开发出第五代10nm级1b DRAM并宣布量产以来，三星一直未公布1c DRAM的进展。

如果按照正常的6个月开发到量产周期计算，三星的1c DRAM实际量产时间预计将在2025年底。这一延迟不仅影响了1c DRAM的量产时间，也波及了三星当前面临重要发展节点的HBM产品。1c DRAM的核心产品是DDR5内存，而HBM作为衍生产品，开发时间通常会晚于核心产品。因此，核心产品延后量产，HBM的量产时间也可能推迟至2025年之后。

为了尽快提高良率，三星计划在2025年上半年全力投入1c DRAM的开发。尽管竞争对手SK海力士选择更稳健的策略，将第五代10nm级1b DRAM用于HBM4，但三星展现了快速提升性能和能效的决心。韩国半导体产业人士透露，三星正在修改1c DRAM的部分设计，以尽快实现量产。