博通近日宣布推出3.5D XDSiP平台技术，该技术采用台积电2.5D CoWoS先进封装，旨在协助客户开发新一代定制化加速器（XPU），满足AI产业对高效能、低功耗运算的需求。

3.5D XDSiP平台可整合超过6,000平方mm的芯片面积和多达12个高带宽存储器（HBM）堆叠，提升存储器储存量。相较于传统Face-to-Back（F2B）技术，3.5D XDSiP采用Face-to-Face（F2F）方式，直接连结上下芯片顶部金属层，提高连接密度和能源效率。

目前已有5款采用博通3.5D XDSiP平台的产品正在开发中，预计将于2026年2月开始出货。市场分析师指出，Meta、Google等可能成为其客户，以满足特定运算需求。

博通表示，生成式AI模型训练需要庞大XPU丛集，对运算、存储器和I/O能力整合要求越来越高，传统摩尔定律已接近极限，先进封装技术对下一代XPU尤为关键。此前，博通已上调2024会计年度AI预期营收至120亿美元。