在SEMICON Taiwan盛会上，半导体产业展望了两大“万亿”未来：市场规模将突破万亿美元，而单一封装芯片的晶体管数量也将跃升至1万亿。这一壮举标志着半导体技术的新纪元。

当前，NVIDIA的Blackwell GPU已内置1,040亿晶体管，采用台积电4纳米制程。然而，要达到万亿晶体管的目标，仍需跨越十倍的成长鸿沟。从百万到十亿，再到如今的万亿，半导体技术经历了五十年的飞速发展，几乎所有创新手段都被推向极限。

比利时Imec研究机构作为半导体界的先锋，提出了CMOS 2.0概念，旨在通过技术创新实现万亿晶体管目标。这要求不仅在晶体管尺寸上持续微缩（more Moore），还需结合先进封装技术（more than Moore）。

台积电已量产3纳米，并即将迈入2纳米GAA（gate-all-around）时代，但1纳米以下的挑战更为艰巨，需采用CFET（互补场效应晶体管）堆叠技术。

面对万亿晶体管的巨大功耗，台积电在A16制程中引入了Super Power Rail（SPR）背面供电技术，以显著提升能效。

该技术通过晶圆键结，将供电电路置于芯片背面，减少电力在多层金属中的损耗，实现电力直供。同时，Imec还探索了液态冷却微流道技术，以应对高密度晶体管带来的散热挑战。

随着半导体技术的不断演进，先进封装与散热技术正逐步成为关键角色。半导体产业在解决问题的循环中稳步前行，迈向更加辉煌的未来。