集微网消息 近日，Marvell (美满科技)发布采用台积电3nm制程打造的数据中心芯片。

Marvell 介绍，台积电 3nm芯片可用于新产品设计，包括基础 IP 构建块，112G XSR SerDes（串行器／解串行器）、Long Reach SerDes、PCIe Gen 6 PHY / CXL 3.0 SerDes 和 240 Tbps 并行芯片到芯片互连，管理资料基础设施的信息流。3 nm平台生产或开发，Marvell 遵循许多 5nm解决方案，超越无与伦比的电光、开关、PHY、计算、5G 基频和储存产品组合，以及广泛的客制化 ASIC 程序。

具体来说，此 IP 产品组合与 2.5D 封装技术兼容，如台积电领先 2.5D CoWoS (Chip-on-Wafer-on-Substrate) 先进封装解决方案，使 Marvell 为产业领先基础设施产品，开发最先进 multi-die、多芯片封装系统 (SiP)，并为最具挑战性的基础设施应用如机器学习最佳化客制化 ASIC 解决方案。

按照Marvell 所说，SerDes 和并行互连充当高速通道，用于 Chiplet 芯片或硅组件间交换数据。与 2.5D 和 3D 封装一起，将消除系统级瓶颈，以推动最复杂的半导体设计。因超大规模资料中心机架，可能含数以万计 SerDes 链路，SerDes 还有助减少引脚、走线和电路板空间，降低成本。

官方数据显示，新并行芯片到芯片互连，可达成高达 240Tbps 聚合资料传输，比多芯片封装可用替代方案快 45%。换句话说，互连传输速率相当于每秒下载万部高清电影，尽管距离只有几公厘或更短。

Marvell 将 SerDes 和互连技术整合至旗舰硅解决方案，包括 Teralynx 开关， PAM4 和相干 DSP，Alaska 以太网物理层 (PHY) 设备、OCTEON 处理器、Bravera 储存控制器、Brightlane 汽车以太网芯片组和客制化 ASIC 等。转向 3 nm可降低芯片和计算系统的成本和功耗，同时保持讯号完整性和性能。