半个世纪以来，半导体行业一直在魔鬼般的摩尔定律的指导下飞速前进，工艺、架构、技术不断翻新，但任何事情都有个变化的过程。近年来，整个半导体行业明显感觉吃力了很多，很多老路已经行不通或者跑不快了，要想继续前行，必须拓展新思路、新方向。

比如说处理器芯片封装，以往大家都是习惯于在一个平面上摊大饼。随着集成模块的多样化、工艺技术的复杂化，这种传统方式越来越难以为继，跳出来走向3D立体的世界也就成了必然。

其实对于3D堆叠式芯片设计，大家应该并不陌生，很多芯片领域都已经做过尝试，有的还发展得极为成熟。最典型的就是NAND闪存，3D堆叠式封装已经做到了惊人的96层，未来还会继续加高，无论容量还是成本都可以更加随心所欲，不受限制。

不过在最核心的CPU处理器方面，受制于各种因素，封装方式一直都没有太大突破，变来变去也都是在一块平面基板上做文章，或者是单芯片，或者是多芯片整合。

最近，Intel提出了革命性的Foveros 3D立体芯片封装技术，首次为CPU处理器引入了3D堆叠式设计，堪称产品创新的催化剂，或将成为CPU处理器历史上一个重要的转折点。

Intel Foveros 3D封装技术带来了3D堆叠的显著优势，可实现逻辑对逻辑(logic-on-logic)的集成，为芯片设计提供极大的灵活性。

其实在此之前，Intel曾经应用过一种2D集成技术“EMIB”(嵌入式多芯片互连桥接)，把不同工艺、功能的IP模块整合到单一封装中，相比传统2D单片设计更有利于提高良品率、提升整体性能、降低成本、加快产品上市速度，典型产品代表就是集成了Intel八代酷睿CPU、AMDVega GPU图形核心的Kaby Lake-G系列。

Foveros则进化到了3D集成，延续2D集成各种优势的同时，加上全新水平的集成密度和灵活性，首次让逻辑芯片可以堆叠在一起，彻底颠覆并重新构建了系统芯片架构。

在Intel提供的Foveros 3D堆叠封装示意图上，可以清楚地看到这种盖楼式设计的巧妙之处：

最底部的封装基板之上，是核心的基础计算芯片，再往上可以堆叠计算、视觉等各种模块，高性能逻辑、低功耗逻辑、高密度内存、高速内存、传感器、功率调节器、无线电、光电子等等，就看你需要什么了，无论是Intel IP还是第三方IP都可以和谐共处，客户完全可以根据需要自由定制。

当然，如何处理不同模块之间的高速互连，确保整体性能、功耗等都处于最佳水平，无疑是非常考验设计能力和技术实力的，TSV硅穿孔、分立式集成电路就是其中的关键所在。

Intel还强调，3D封装不一定会降低成本，但重点也不在于成本，而是如何把最合适的IP放在最合适的位置上，进行混搭，这才是真正的驱动力。

Foveros 3D封装技术将从2019年下半年开始，陆续出现在一系列产品中，未来也会成为Intel芯片设计的重要根基。

首款产品代号为“Lakefield”，也是全球第一款混合CPU架构产品。Intel同时展示了基于该处理器的小型参考主板，称其可以灵活地满足OEM各种创新的设备外形设计。

Lakefield将会结合高性能的10nm运算堆叠小芯片、低功耗的22nm FFL基础硅片。首次展示的参考设计示例中，就集成了CPU处理器、GPU核心显卡、内存控制器、图像处理单元、显示引擎，以及各种各样的I/O输入输出、调试和控制模块。

作为混合x86架构产品，它拥有一个10nm工艺的高性能Sunny Cove CPU核心(Ice Lake处理器就用它)，以及四个10nm工艺的低功耗Atom CPU核心，二者既有自己的独立缓存，也共享末级缓存，同时核芯显卡也和Ice Lake一样进化到第11代，不但有多达64个执行单元，功耗也控制得非常低。

除了规格设计上的先进，更让人激动和期待的是它的超小体积和超低功耗。

根据官方数据，Lakefield的封装尺寸今有12×12毫米，也就是一个拇指指甲盖那么大，而基于它的主板参考设计，也是Intel历史上最为小巧的主板，可以完全满足屏幕小于11寸的设备的需求。

功耗嘛，按照Intel早前的说法，Lakefield待机的时候只有区区0.002W，几乎可以忽略不计，而最高功耗也不会超过7W，完全可以不需要风扇，自然能设备做得更加轻薄。

芯片设计从2D平铺转向3D堆叠，这就为设备和系统结合使用高性能、高密度和低功耗芯片制程技术奠定了坚实的基础，也为半导体行业的发展和突破打开了一扇新的大门，有了更多的新思路可以探索。

Foveros 3D封装技术的提出，充分说明Intel已经找准了未来芯片设计的新方向，不再拘泥于传统框架，可以更加灵活地设计性能更强、功能更丰富、功耗更低、用途更灵活的不同产品，满足差异化设备和市场需求。