三星透露HBM5规划：性能提升过半，用2纳米工艺

据三星电子官方发布的专访内容，该公司半导体事业部技术开发室长具子铉对外介绍了下一代高带宽内存（HBM5）的相关情况。这也是该企业首次明确HBM5的工艺架构、性能增幅以及应用方向。不过，目前披露的仅为现阶段研发规划，具体的量产与送样时间尚未确定。

据具子铉介绍，在性能方面，HBM5的运行速度相比目前量产的HBM4E将提升50%以上。其核心基础芯片计划采用2纳米环绕栅极晶体管（GAA）工艺制造，并结合集成度更高的硅通孔（TSV）技术。通过在晶体管架构、晶圆工艺和堆叠互连三个层面的同步优化，实现整体性能的突破。此外，三星电子将利用在4纳米节点生产HBM4基础芯片所积累的经验，在HBM5上提前引入2纳米先进工艺，以巩固其在高端AI存储产品领域的技术优势。

在市场布局上，三星电子打算将HBM5不仅用于AI大模型训练和高性能计算（HPC）等领域，还计划拓展至移动终端、汽车电子以及人形机器人等新兴市场，借此满足多终端的算力需求。据业内消息，HBM5有望在2028年前后成为高端AI加速器的标准显存配置。关于2纳米GAA工艺的良率提升情况、高集成度TSV堆叠工艺的量产挑战，以及后续的产品规格、客户定点和产能规划等详细信息，预计该企业将在未来的技术峰会或业绩说明会上作进一步说明。