集益威IPO获受理，拟募资30亿研发互连芯片

今年6月末，集益威半导体（上海）股份有限公司的科创板上市申请获得上海证券交易所受理。该企业计划通过此次发行募集30亿元人民币，主要用于强化其在高速互连芯片赛道的竞争优势。

据招股书披露，上述30亿元募资将主要投入人工智能与数据中心高速互连通信芯片的研发及产业化、基于核心IP的多场景ASIC芯片开发，以及前沿技术探索等项目。

在技术布局方面，集益威以高速SerDes技术为基础，提供高速互连解决方案。2023年，该公司基于自主研发的56G SerDes技术，发布了支持400G和800G以太网传输的Retimer芯片。随后在2025年，其利用112G SerDes技术推出了适用于光模块的400G/800G oDSP芯片。此外，该公司还在2025年实现了224G SerDes IP的授权，该速率达到了当时业界商用的最高水平。相关数据显示，2025年该公司56G及以上速率的高速SerDes IP在国内本土厂商中的市场占有率排名第一。

该公司的相关芯片和IP主要用于处理数据交互过程中的串并联转换，旨在缓解XPU等算力节点在有线介质传输时面临的带宽限制。目前，其下游客户群体已经涵盖了人工智能数据中心、XPU以及互连设备等多个领域的头部企业。