北大研发新型EDA工具，助力华为突破芯片限制

据《南华早报》报道，北京大学研究团队近日发布了一款创新的芯片设计软件。该技术有望为华为此前公布的“韬定律”设计理念及LogicFolding（逻辑折叠）架构提供关键的底层技术支持，从而助力国内企业在先进半导体领域取得突破，应对国外的技术与贸易限制。

当前，全球半导体行业主要依靠缩小晶体管尺寸来增加晶圆上的元器件数量，进而提升芯片的计算速度。然而，在无法获取先进光刻机等欧美半导体制造设备的背景下，华为调整了研发策略。其提出的“韬定律”不再单纯追求晶体管微缩，而是将重点转向提升信号传输速度，通过降低电阻和优化内部互连线来实现性能跃升。华为的计划是，在2031年之前，利用国产供应链制造出性能媲美1.4纳米先进工艺节点的芯片。为了实现这一全新的设计构想，工程师亟需新一代电子设计自动化（EDA）软件来绘制芯片蓝图。

传统的EDA工具通常采用类似建造摩天大楼的逐层平面设计再堆叠的方式。相比之下，北大研发的新型EDA原型工具引入了“真3D”技术。它在设计初期就将多层芯片作为一个整体结构进行考量，从而实现对垂直堆叠结构的全局优化。

在针对开源和工业级设计的初步测试中，这款3D EDA工具展现出显著优势。与传统软件相比，它能够将芯片内部的互连线总长度缩减30%，同时在提升整体性能和改善热管理方面表现优异。

业内分析指出，北京大学推出的这款EDA原型工具，或将为华为高端芯片的规模化量产打下坚实基础。不过，要完全适配LogicFolding架构，依然需要半导体供应链上下游各个环节提供配套的解决方案。在复杂的外部环境下，国内企业要实现先进芯片从设计研发到生产制造的全链路自主可控，仍需克服诸多技术挑战。