为突破10纳米级第七代DRAM（1d DRAM）的物理极限，三星电子与SK海力士分别选择“垂直堆叠”与“平面极限”两条技术路线，试图在DRAM领域开辟新的发展方向。
据韩媒ET News援引业界消息，三星正在研究16层垂直堆叠DRAM（16-tier VS-DRAM）制程，并考虑将环绕式闸极（GAA）技术引入DRAM。GAA技术原本应用于3纳米以下尖端逻辑半导体领域，其优势在于精细控制电流流动并大幅降低漏电流。然而，DRAM采用1晶体管1电容器（1T1C）结构，电容器的存在使GAA技术的导入更具挑战性。
为解决这一难题，三星计划将直立电容器改为横放并层层堆叠，同时采用POC（Peri-on-Cell）方式，即将周边电路铺设于下层，再叠放存储单元。这一设计借鉴了NAND Flash的COP（Cell-on-Peri）概念。
与三星不同，SK海力士则专注于4F Square垂直闸极（Vertical Gate；VG）DRAM的研发。4F Square结构能够将单一存储单元面积较传统6F Square缩减30%以上，从而提升短期集成度与成本竞争力。为应对存储单元缩小带来的耦合杂讯问题，SK海力士引入位元线遮蔽（BLS）技术，并采用共享背闸极（Shared BG）技术以增强晶体管临界电压控制能力。
此外，SK海力士还在评估晶圆键合结构中导入芯片薄化（Die Thinning）技术，以确保电路稳定运行。业界认为，这一技术将成为未来引入晶圆对晶圆（W2W）混合键合方式的过渡桥梁。
据悉，两家公司计划在2026年举办的VLSI研讨会上展示研究成果。业内人士指出，1c DRAM是现有架构的集大成，而1d DRAM则需要更多结构性创新。率先获得业界认可的技术，有望成为次世代DRAM的主导力量。
