了解并最小化抖动对高速链路的影响（AK2A/AK3A系列晶体振荡器）

作者：Bill Schweber

时钟振荡器通过调节系统组件的速度来提供现代电路的定时心跳。随着系统速度增加到数百兆赫 (MHz) 甚至更高，这些时钟必须更快并提供非常低的抖动(通常低于 100 飞秒 (fs))，以维持系统性能。尽管温度和电压发生变化，它们还必须随着时间的推移保持其低抖动规格。

一些抖动是由信号路径噪声和失真引起的，使用时钟恢复和重定时技术可以在一定程度上减少抖动。然而，时钟源(通常是振荡器)也会产生抖动。这是由于各种物理现象造成的，包括热噪声、工艺缺陷、电源噪声、进入时钟振荡器的其他外部噪声、材料应力以及许多其他微妙因素。无论来源如何，设计人员都应尽一切可能最大限度地减少固有时钟抖动，因为缺陷是不可逆的。

本文从不同角度讨论抖动问题。然后介绍Abracon LLC的不同时钟振荡器，并展示如何通过将时钟振荡器性能与应用相匹配来最大程度地减少抖动。

抖动基础知识

时钟抖动是时钟沿与其理想时间位置的偏差。这种抖动会影响时钟信号调速的数据信号传输的定时精度和准确度，从而导致接收器解码/解调电路或其他系统 IC 的信噪比 (SNR) 下降。这会导致更高的误码率 (BER)、增加重传并降低有效数据吞吐量。

鉴于时钟抖动的重要性，在通过电缆、连接器或电路板将信号从发射源传递到接收器的系统中，时钟抖动被广泛分析。根据应用的不同，它可以通过多种方式来表征，包括周期抖动、周期抖动和长期抖动(图 1)。

图 1：术语“抖动”包含许多时序变化，包括周期抖动、周期抖动和长期抖动。 (图片来源：VLSI宇宙)

周期间抖动表示两个连续周期内时钟周期的变化，与随时间变化的频率变化无关。

周期抖动是任何时钟周期相对于其平均周期的偏差。它是理想时钟周期与实际时钟周期之间的差异，可以指定为均方根 (RMS) 周期抖动或峰峰值周期抖动。

长期抖动是指时钟沿在较长时间内与其理想位置的偏差。这有点类似于漂移。

抖动可能会破坏用于实现低 BER 数据恢复的其他子功能、组件或系统所使用的时序，或者同步系统中的存储元件或处理器等组件的速度。在图 2 的眼图中可以看出，位时序中交叉点的加宽。

图 2：在眼图中，抖动被视为数据流中关键时序交叉点的扩大。 (图片来源：Kevin K. Gifford/科罗拉多大学)

对于串行数据链路，接收端的电路必须尝试重新建立自己的时钟，以实现最佳的数据流解码。为此，它必须同步并锁定源时钟，通常使用锁相环 (PLL)。抖动会影响系统精确执行此操作的能力，从而损害其以低 BER 恢复数据的能力。

请注意，抖动可以在时域和频域中测量;两者都是对同一现象同样有效的观点。相位噪声是振荡器信号周围噪声频谱的频域视图，而抖动是振荡器周期定时精度的时域度量。

抖动测量可以用多种方式表示。通常使用“10 皮秒抖动”(ps) 等时间单位来引用。均方根 (RMS) 相位抖动是从相位噪声(频域)测量得出的时域参数。抖动有时也称为相位抖动，这可能会造成混淆，但它仍然是时域抖动参数。

随着链路工作频率及其时钟从几十 MHz 加速到数百 MHz 甚至更高，时钟源上允许的抖动降低到大约 100 fs 或更小。这些频率适用于光模块、云计算、网络和高速以太网，所有这些功能和应用都需要 100 至 212/215 MHz 之间的载波频率以及高达 400 Gbps 的数据速率。

管理水晶

创建稳定、一致、频率准确的时钟信号的最常见方法是使用石英晶体振荡器。相关的振荡器电路支持晶体。有许多这样的电路系列，每个系列都有不同的权衡。自 20 世纪 30 年代以来，晶体一直被用于中频(300 kHz 至 3 MHz)和高频(3 至 30 MHz)RF 频段的无线电通信。

一种广泛使用的生成低抖动时钟的方法是使用基于 PLL 的架构的多种变体之一。例如，Abracon 的 AX5 和 AX7 ClearClock™ 系列中的器件分别采用 5 × 3.2 毫米 (mm) 和 5 × 7 mm 封装，并使用先进的 PLL 技术来实现卓越的低抖动性能(图 3)。

图 3：Abracon AX5 和 AX7 时钟振荡器使用多种基于 PLL 的设计之一，但进行了细微的增强以最大限度地减少抖动。 (图片来源：Abracon)

除了工作频率和振荡器设计之外，抖动性能还受到振荡器核心石英晶体物理尺寸的影响。随着晶体尺寸的减小，提供卓越的 RMS 抖动性能变得更具挑战性。

对于 100 至 200 MHz 频段且外形尺寸小于基于 PLL 的 AX5 和 AX7 器件的时钟解决方案，需要一种新的振荡器架构。这些对较小尺寸的要求通常与最新一代的光收发器和模块相关。有四种既定方法可设计 100 至 200 MHz 范围内的时钟振荡器：

使用带有倒置台面石英毛坯的石英振荡器作为谐振器元件

使用带有三次泛音石英坯的石英振荡器作为谐振器元件

使用基于低于 50 MHz、三次泛音/基波模式石英坯的振荡器环路，或低于 50 MHz 的温度补偿晶体振荡器，并与整数或小数模式 PLL IC 配合使用

使用基于 50 MHz 以下微机电系统 (MEMS) 谐振器的振荡器环路，并与整数或小数模式 PLL IC 配合使用

选项 1 不提供最佳的 RMS 抖动性能，也不是最具成本效益的解决方案。选项 3 变得复杂且存在性能缺陷，而选项 4 的 MEMS 谐振器方法不满足 200 fs 最大 RMS 抖动的主要性能标准。相比之下，方案2使用优化设计的三次泛音石英毛坯，并考虑到电极的几何形状和切割角度的优化。这种组合在成本、性能和尺寸方面都是最佳的。

利用这种方法，Abracon 开发了“第三泛音”ClearClock 解决方案(图 4)。这些器件采用更安静的架构，可在小至 2.5 × 2.0 x 1.0 mm 的微型封装中实现卓越的超低 RMS 抖动性能和极高的能效。

图 4：Abracon 的“第三泛音”ClearClock 解决方案使用更安静的架构来提高整体性能和能源效率。 (图片来源：Abracon)

在该方案中，对三次泛音晶体毛坯的精心设计，以及对所需载波信号的适当滤波和“捕获”，确保了在所需载波频率下出色的 RMS 抖动性能。

该架构不使用典型的 PLL 方法，因此没有上变频。因此，不需要标准的PLL分数或整数乘法，并且最终的输出频率与三次泛音石英晶体的谐振频率具有一一对应的相关性。由于没有小数或整数乘法，因此简化了设计，并以尽可能小的尺寸实现了最小的抖动。

实际规格和性能

时钟振荡器不仅仅是晶体及其模拟电路。它们包括缓冲，以确保振荡器输出负载及其短期和长期变化不会影响装置的性能。它们还支持各种差分数字逻辑输出电平，以实现电路兼容性。这种兼容性消除了对外部逻辑电平转换 IC 的需要。这种 IC 会增加成本、占地面积和抖动。

由于时钟振荡器用于具有不同轨电压的多种不同应用，因此必须提供各种电源电压，例如 +1.8V、+2.5V 或 +3.3V，以及通常从 2.25 到 2.25V 的自定义值。 3.63伏。它们还必须具有不同的输出格式选项，例如低压正/伪发射极耦合逻辑 ( LVPECL ) 和低压差分信号 (LVDS) 以及其他格式。

通过查看两个晶体时钟振荡器系列(AK2A 和 AK3A)，可以了解通过对材料、设计、架构和测试的深入理解和集成可以实现什么。这两个系列很相似，其显着差异在于大小和最大频率。

AK2A系列：该系列晶体振荡器的标称频率为 100 至 200 MHz，工作电压为 2.5 V、3.3 V 和 2.25 至 3.63 V，具有 LVPECL、LVDS 和 HCSL 差分输出逻辑。

所有系列成员都具有相似的性能，包括低 RMS 抖动。例如，AK2ADDF1-100.000T是一款 100.00 MHz、3.3 V 器件，具有 LVDS 输出和 160.2 fs 的 RMS 抖动(图 5)。其频率稳定性非常出色，在整个温度范围内优于 ±15 ppm，并且采用六引线表面贴装器件 (SMD) 封装，尺寸为 2.5 × 2.0 × 1.0 mm。

图 5：AK2ADDF1-100.000T(一款具有 LVDS 输出的 3.3 V、100 MHz 器件)的抖动显示为 160 fs。 (图片来源：Abracon)

然而，随着时钟频率的增加，抖动必须减少才能维持系统级性能。对于AK2ADDF1-156.2500T(156.25 MHz LVDS 振荡器)，典型 RMS 抖动降至 83 fs。

AK3A系列： AK3A系列中的器件比 AK2A 系列中的器件稍大，占位面积为 3.2 × 2.5 × 1.0 mm(图 6)。目前已有多个版本，频率指定为 212.5 MHz，略高于 AK2A 系列的 200 MHz 限制。

图6：AK3A(右)晶体振荡器比AK2A系列(左)稍长、稍宽; AK2A 版本的频率高达 212.5 MHz，而 AK2A 的频率为 200 MHz。 (图片来源：Abracon)

该AK3A 器件的总体规格与相应 AK2A 系列成员的规格类似。例如，AK3ADDF1-156.2500T3是一款 156.25 MHz LVDS 振荡器，其典型 RMS 抖动为 81 fs，略优于 AK2A 系列的相应成员。

这两个系列的抖动因工作频率、工作电压、封装尺寸和输出选择而异。

其他现实世界的考虑因素

仅在出厂当天就达到规格要求的时钟振荡器是不够的。与所有组件一样，尤其是模拟和无源组件，这些振荡器会由于组成材料的老化和内部应力而随着时间的推移而发生漂移。

这一现实对于高性能时钟振荡器来说尤其具有挑战性，因为没有方便或简单的方法通过添加软件或巧妙的电路来纠正或补偿这种漂移。然而，有一些方法可以减轻漂移的影响。其中包括最终用户为了加速振荡器老化而进行的长时间老化，或者在恒温箱控制的外壳中使用温度稳定的振荡器。前者耗时且对供应链构成挑战，而后者则体积庞大、成本高昂且耗电。

Abracon 的 ClearClock 系列认识到老化是一个关键参数，因此在 10 至 20 年的整个最终产品寿命内提供严格、全面的频率精度。 Abracon 确保在此期间遵守优于 ±50 ppm 的频率稳定性。这是通过仔细选择和制造三次泛音晶体并将其调节以满足 -20°C 至 +70°C 范围内 ±15 ppm 稳定性以及 -40°C 至 +85°C 范围内 ±25 ppm 稳定性来实现的。

一如既往，工程就是要进行权衡。与前代系列(分别为第一代 AK2 和 AX3)相比，Abracon AK2A 和 AK3A 系列通过使用下一代(第二代)振荡器 ASIC 提供了改进的抖动噪声性能，从而确保了超低 RMS 抖动性能。

这一改进是以功耗略有增加为代价实现的。最大电流消耗从第一代的 50 毫安 (mA) 增加到第二代的 60 毫安，尽管低压器件的运行电流约为该值的一半。因此，第二代 ClearClock 振荡器可提供超低 RMS 抖动，同时仍保持低功耗。

结论

定时振荡器是数据链路或时钟功能的心跳，其精度、抖动和稳定性是实现所需系统级性能(包括高 SNR 和低 BER)的关键参数。通过创新的材料选择和架构可以实现更高的时钟频率，以满足行业及其各种标准要求的严格性能规范。 Abracon AK2A 和 AK3A 系列采用每边仅几毫米的 SMD 封装，在 100 至 200 MHz 范围内抖动低于 100 fs。