初创公司推出设计新平台：让每个人都能快速定制自己的SoC

本文由EETOP编译整理自tomshardware

现代处理器的物理设计通常需要数年时间，成本取决于复杂性和工艺技术，通常需要数千万到数亿美元。来自美国的半导体初创公司Zero ASIC宣布推出一个平台，现代处理器的物理设计通常需要数年时间，成本取决于复杂性和工艺技术，通常需要数千万到数亿美元。半导体初创公司Zero ASIC宣布推出一个平台，可以快速组装一个高度定制的多芯片系统封装（SiP），由已知好的芯片组成。ChipMaker平台旨在使定制硅片的开发变得更加民主化。

对于许多初创公司来说，开发定制专用集成电路 (ASIC) 从概念到生产的过程太长且成本太高。Zero ASIC 的 ChipMaker 平台通过使用基于小芯片的设计简化了流程，隐藏了电路设计的复杂性，使用户能够在订购物理设备之前快速准确地测试和修改其定制设计。这一切都是使用云 FPGA（现场可编程门阵列）来实现 RTL 源代码来完成的。

Zero ASIC的平台依赖于eFabric，这是一个允许芯片之间进行互连的三维中介器，以及eBrick，这是一组具有即插即用功能的预制的三维芯片组。

ChipMaker平台旨在使定制硅片的开发变得更加民主化。

对于许多初创公司来说，从概念到生产开发定制的应用特定集成电路（ASIC）需要的时间太长，成本太高。Zero ASIC的ChipMaker平台通过使用芯片组设计简化了这个过程，隐藏了电路设计的复杂性，使用户能够在订购实际设备之前迅速和准确地测试和修改他们的定制设计。这一切都是通过使用云FPGAs（现场可编程门阵列）来实现RTL源代码。

Zero ASIC 的平台依赖于 eFabric（一种支持芯片间通信的 3D 中介层）和 eBrick（一系列具有即插即用功能的预制 3D 小芯片）。

eFabric 充当动态 3D 中介层，具有网格状结构和 512 Gb/s/mm 结构二等分带宽。3D 中介层利用 3D 连接的可互操作 eBrick 小芯片（具有 128 Gb/s/mm2 小芯片 3D 带宽）促进处理单元的集成。它还支持通过基于 UCIe 的 2D 连接 ioBrick 小芯片（具有 128 Gb/s/mm 小芯片 2D 带宽）整合封装外 IO 功能。

截止目前，Zero ASIC拥有一个中等规模的2 mm^2 eBrick芯片组目录，其中包括一个四核RISC-V Linux可用的双发射CPU，5K LUT嵌入式FPGA，3MB SRAM和3 TOPS ML加速器。这些小芯片将在10月17日至19日于加利福尼亚州圣何塞举行的开放计算平台峰会/开放小芯片经济中心上展示该平台的功能。

Zero ASIC 预计 eBrick 小芯片的目录将随着时间的推移而显著扩展。这反过来将使 ChipMaker 平台变得更加可行，尽管它没有透露计划如何实现这一目标。

“定制专用集成电路 (ASIC) 比商用现货 (COTS) 设备具有 10-100 倍的成本和能源优势，但巨大的开发成本使得 ASIC 不适用于大多数应用。” Zero ASIC首席执行官兼创始人 Andreas Olofsson 说道。“为了构建下一波改变世界的硅器件，我们需要将 ASIC 的障碍降低几个数量级。我们Zero ASIC 的使命是让订购 ASIC 变得像从电子分销商订购目录零件一样简单。”

这听起来确实很有趣。它是否真的有效并获得关注还有待观察。