台积电3nm芯片是营销游戏？实际是22nm，而5nm是25nm？

众所周知，随着iPhone15的到来，全球第一颗3nm的手机芯片A17 Pro也与大家见面了。

虽然这颗芯片发布后，被大家吐槽，称CPU、GPU提升太少，只有NPU提升很大。但不可否认的是，与安卓芯片相比，苹果的A17芯片已经是足够领先了，至少领先安卓芯片2代。

不出意外的话，接下来高通、联发科会迅速推出3nm的手机芯片，然后三星也有可能跟进，推出3nm的手机芯片来。

那么也有很多人就要问了，如何判定一颗芯片是3nm的？芯片中，哪一个重要参数，代表着3nm？还是说3nm芯片，是随便晶圆厂们说的，它说是3nm就是3nm，说是5nm就是5nm？

事实上，你还真是说对了，现在的3nm芯片中，没有一个关键参数是3nm，现在的3nm、5nm什么的，还真是营销游戏，晶圆厂们说了算。

事实上，在130nm之前的时候，芯片多少纳米，是指金属半节距（metal half-pitch）是多少纳米，或栅极长度（gate length）多少纳米。

并且是每一代工艺进步后，栅极长度和金属半节距通常都会缩小30%，使得晶体管密度增加一倍，面积减半。

但后来，晶圆厂们一味缩小栅级长度，导致在130nm时，实际只有70nm的栅极长度，这个工艺与栅极长度脱节了。

再后来，栅极长度又落后于工艺，因为工艺不断前进后，栅极长度无法不断的每一代缩小30%。

后来科学家们，又引入了一个新的命名法，叫做接触栅间距，指一个晶体管栅极到另一个晶体管栅极之间的最小距离，其一半距离就代表芯片工艺。

不过这个命名法，损害了晶圆厂的利益，因为这个接触栅间距缩小太难了，所以后来晶圆厂们，就不再管栅极长度、金属半节距、接触栅间距等。

直接按照自己的前进脚步，自己给自己的工艺取名声，所以我们看到在进入10nm后，几家厂商的工艺，明显不一样了，大家晶体管密度完全不一样。

台积电、三星的7nm，等于英特尔的10nm。而台积电的5nm等于三星的3nm、intel的7nm。

由此可见，多少纳米工艺，在各个晶圆厂的定义是不一样的，要是大家定义都一样，那么晶体管密度理论上也应该是一样的。

不过我们，还是可以按照接触栅间距的一半距离，来给台积电的芯片套用一下，看看实际是是多少纳米工艺。

而按照媒体的披露，台积电的7nm工艺时，其接触栅极间距（Contacted Poly Pitch，CPP）为54nm，意味着工艺实际应该是27nm左右。

而5nm时，其CPP为51nm，实际应该是25nm左右，而3nm时，CPP值为45nm，实际应该是22nm。

以上说法，仅供参考，毕竟现在也没有人用这个接触栅间距的一半距离，来给芯片工艺命名，所以就见仁见智吧。

但大家还是要明白一个道理，那就是现在的多少纳米，还真是晶圆厂们自己命名的，想怎么叫，也是晶圆厂们自己的权力。

原文标题:台积电3nm芯片是营销游戏？实际是22nm，而5nm是25nm？