新思科技针对台积电3纳米制程 运用广泛IP产品组合加速先进芯片设计

新思科技针对台积电的N3E制程，利用广泛的界面IP产品组合，推动先进芯片设计全新潮流。横跨最为广泛使用的协定，新思科技IP产品组合在多个产品线的矽晶设计，提供领先业界的功耗、效能与面积（PPA）以及低延迟。供台积电N3E节点使用的新思科技IP，具备与台积电N3P制程快速整合的能力，可以让芯片设计人员加速他们的人工智能（AI）、高效能运算（HPC）与移动通讯产品设计的开发流程。

新思科技行销暨IP策略资深副总裁John Koeter表示，新思科技提供范围极广的高品质IP产品组合，可以协助设计人员达成他们的设计目标，并以较低的风险快速将所需的IP整合进入他们的设计中。供台积电3纳米制程使用的新思科技IP，已经获得数十家的领先企业采用，以加速他们的开发作业、快速达成矽晶设计，并缩短产品上市的时程。

台积电设计建构管理处负责人Dan Kochpatcharin表示，与新思科技的长年合作，让共同的客户可以受益于已在台积电先进制程技术上获得验证的广泛IP产品组合。针对台积电N3E制程已成功完成矽晶设计的新思科技IP，凸显双方共同努力，协助设计人员因应系统单芯片（SoC）设计上最严格的PPA与延迟的要求，并加速下一代AI、HPC和移动通讯应用的芯片创新研发。