集微咨询:先进封装材料为什么重要？向新向远,新思科技携开发者共赴数智低碳新未来；传塔塔集团将与纬创成立合资公司以组装iPhone

1、集微咨询：先进封装材料为什么重要？

集微咨询（JW Insights）认为：

- 微电子封装是半导体制造价值链中的重要环节，它需要跨领域的专业知识包括电气、机械、化学和材料为电子产品提供电性互连解决方案；

- 有关封装技术发展的关键里程碑：倒装芯片工艺、多芯片模块和有机基板，已成为近来发展高性能封装的推手；

- 详解三种正在量产中产品的关键技术属性，小芯片技术的使用为产品架构带来显著的灵活性。业界预期未来于互连联盟系统中小芯片/异质整合的解决方案将会被大量采用，成为趋势。

一.先进封装的演进

封装基础-技术层级

微电子封装是半导体制造价值链中的重要环节。封装元件是由不同性质的材料所组成的结构。它需要跨领域的专业知识包括电气、机械、化学和材料为电子产品提供电性互连解决方案。

电子封装提供电气互连、机械支撑和热管理功能，以确保能达到电子系统的效能目标。通用封装有三个层级架构（表1），许多不同的材料与工序被采用来制造从IC封装、模块到完整计算机系统等各种的产品。

如表1所示，许多不同规格的第一层级封装可用于半导体裸晶组装；目前使用的主要载体类型有五种：金属引线框架、陶瓷载体、有机基板、带有RDL（重布线层）的硅中介层和载带。由铁镍钴合金制成的金属外壳则一般用于全密封封装，供特殊应用。

IC芯片与载体间的连接通常使用三种技术，即引线键合、焊接与倒装芯片连接。依单位计数而言，目前引线键合产品约有70%的市场份额。

现今大多数IC装置都组装成塑胶封装，其中的载体为引线框架或有机基板，与裸晶黏结和电气连接后，使用热固性环氧树脂（Epoxy Molding Compound EMC）造模，以完成封装工序。由于多模腔模具可设计成为一次生产多个封装元件，因此为产品在量产时带来明显的成本优势。

这些IC封装使用引脚(Lead)、插针(Pin)和焊垫(Pad)完成印刷电路卡和印刷电路板的第二层级连接；镀通孔(Plated Through Hole)插装与表面贴装(Surface Mount)则经过焊接完成；使用插座(Socket)可让模块更换变得较为容易。

表2、表3总结了一些应用在封装工艺的关键材料特性，这些是用于各种类型封装的基本要素。此外还有多种选择，如一系列以锡/银(Sn/Ag)为主的无铅焊锡和多种感光型介电薄膜材料等。但在选择有机材料时应注意大多数介电质是由聚合树脂的混合物制成。由于各种材料特性高度影响封装的可靠度，因此一般工程师需要积累详尽的有关知识，才能正确地选择和处理这些材料。

几个值得一提有关封装技术发展的关键里程碑如下：

二.关键技术里程碑

1. 倒装芯片工艺

C4（Controlled Collapse Chip Connection）凸块

倒装芯片(Flip Chip)工法也简称为C4（Controlled Collapse Chip Connection）技术，最初在 1960 年代由IBM采用。使用铜球和焊锡将硅晶体管和平面二极管芯片面朝下安装于陶瓷基板上，形成 SLT（Solid State Logic固态逻辑技术）模块。后来的发展造就了一组可靠的 UBM（Under Bump Metallurgy凸块下金属层）与锡/铅焊球结构，适用于面矩阵式高引脚数连接；焊锡凸块之形成是透过使用蒸镀制程在晶片上沉积焊锡金属，之后再进行高温回流。在IBM逻辑和存储 C4芯片模块都是批量生产用于大型主机中。

与当时的周边引线键合方法相比，倒装芯片元件具有几个优点：

a. 体积较小，缩小所占面积

b. 较优的电性

c. 裸露的芯片背面易于散热管理

d. 利用面积矩阵式互连提供高I/O接点

e. 具多次回焊重工能力

f. 高生产率：一次自我对准(Self-Aligned)回焊工序可完成多个凸块连接

g. 增强可靠度

由于第一代C4组件需要超过300°C的高温处理，因此只能选择陶瓷作为载体材料。一般来说，若陶瓷封装的裸晶尺寸小于10x10mm2且选择具有柔韧物性的凸块，则可适用于高可靠度之产品，无须使用底部填胶（C4 Encapsulant密封剂）。

倒装芯片的底部填胶封装是一项极为关键的使能技术。研发工作始于1980年代用以提升倒装芯片组装的可靠度。在90年代，底部填胶的出现以及低温锡/银合金凸块的使用，使得低成本的有机基板倒装芯片PBGA（塑胶球栅阵列）封装得以开始大批量生产，取代了许多陶瓷组件。而目前倒装芯片的新技术仍在持续发展中，并成为现今高密度封装的组成要件。

铜柱凸块(Cu Pillar Bump)

铜柱凸块是C4技术的进一步延伸。与C4相比，它具有改良的导热和导电功能，是先进封装的重要互连技术。铜柱凸块铜支架顶端的焊帽较小，这种设计虽然可避免在大规模回焊时邻近的细间距焊垫间可能有的焊锡短路；然而较少的焊锡量也限制了凸块因表面张力产生的自动对准能力。为了便于正确校准，需要使用热压接合(Thermal Compression Bump)技术用于组装凸点间距小于30微米的铜柱芯片。铜柱凸块技术目前为一主流技术广泛应用于各种裸晶到基板、裸晶到裸晶、裸晶到引线框架的封装。

金凸块(Gold Bump)

镀金凸块也可归类为「柱状凸块」。它不会重熔，需要金锡共晶技术配合进行芯片连接，主要用于需要高引脚数和细间距（< 25微米）连接的显示驱动 IC（Display Driver IC）组装。（图1）典型的芯片接合包括热压接合到显示玻璃面板（COG-Chip on Glass）或PI卷带式芯片载体（薄膜覆晶接合封装，COF-Chip on Film）上。这些类型的产品已应用于平板电视、计算机、智能手机、汽车显示器等各种平板屏幕产品，目前全球 DDIC 出货量预估为每年七十亿到八十亿颗。

2000年代后期，经由材料开发将铜金凸块（MCB-Metal Composite Bump）项目成功的导入量产（图1）。电镀形成的凸块结构由铜镍金叠层所组成，因为MCB凸块可减少金价上涨对材料成本的影响，这是一则有用选项现在用于许多低价移动产品COG的显示驱动器中。

图1 Au Bump and Metal Composite Bump / 来源：ChipMOS

铟凸块(Indium Bump)

铟为熔点较低的软金属。铟合金凸块连接具有良好的疲劳寿命与导热性，已被应用于有关汽车和光电IC封装产品。

金柱形凸块(Gold Stud Bump)

在不使用电镀湿工序的情况下，可透过引线键合方法形成金柱形凸块。打线时先在IC焊垫上形成焊球，然后透过拉动方式切断金线以产生柱形支座。金线的线径与焊垫间距会限制金柱形凸块的高度，芯片接合步骤是经由焊料连接。此种工序一般用于对于简单的倒装芯片封装，其应用在高密度封装着实有限。

尽管倒装芯片技术是五十多年前所发明，但其应用需求仍然持续成长。开发新材料和相关键合制程为现阶段创新的重点，此技术也用以强化高阶异质整合与 3D 裸晶堆栈组装的能力要素。

2.多芯片模块（Multichip ModuleMCM）

开发多芯片模块（MCM）是为了替组装于单一封装中的数个IC提供互连。此一概念不断演进，逐渐成形现今各种系统层级的解决方案。

MCM将裸芯片紧密地一起放置在基板上，导致布线密度高于线路板层次互连，MCM也因此大幅改善电气性能並且减少了封装体积。

IPC（电子电路互连与封装协会）依据基板材料的选择，正式定义了三种不同类型的MCM。MCM-C（陶瓷式MCM）、MCM-L（层压板式MCM）与MCM-D（沉积式MCM）。

MCM-C（陶瓷式MCM）：氧化铝(Alumina)基板已广泛应用于MCM组装。早期的目的是建造密封模块，应用于国防及航天工业，来满足高密度布线的需求。其工序为透过生胚烧结，建构具有多层(Multilayer Ceramic MLC)结构的基板。钨(W)和钼(Mo)可承受高温烧制过程，因此被用作电路的导体材料，层间连接的是藉由填充金属于导通孔(Via)完成。

玻璃陶瓷(Glass Ceramic)材料的烧结温度较低，因此可将铜用于 MLC布线。与氧化铝相比，带有铜电路的玻璃陶瓷可改善电气性能、具有更低的CTE和更小的介电常数，因此适用于高阶封装。IBM 在其高端计算机中广泛采用了倒装芯片MCM模块；图2显示了一个玻璃陶瓷MCM，能互连100个双极性(Bipolar)逻辑IC，图2也显示了一个模块范例，将逻辑和存储裸晶、四个 Power 5 处理器和四个 L3 快取(Cashe)裸晶互连到一个大型 90x90 mm 多层玻璃陶瓷载体上。

图2 IBM Glass Ceramic MCMs / 来源：Ceramics Art or Science (左)；WIKIPEDIA (右)

陶瓷具高耐热性，使MCM模块能为C4 倒装芯片再生承受多次的大量回焊。当可用的已知良好裸晶(Known-Good-Die)有限时，此特性成为对MCM基板的关键要求。然而，由于高制造成本和布线密度不易改善，许多相关应用现也已转移至有机和硅基载体。

MCM-L（层压板式 MCM）：MCM-L的载体材料源于印刷电路板的层压板技术。多层布线制造涉及微影工序与在热与压力下层压核心板(Circurtized Core)。内部各层电路连接则透过镀通孔（Plated Through Hole PTH），导通孔(Via)和盲孔(Blind Via)完成。由于固化的有机层压树脂缺乏耐热性，无法承受超过300℃的C4回焊温度，因此裸晶和组件安装是靠引线键合和焊接完成的。而由 EMC成型或盖帽保护的成品模块也并非为密封等级。

由于经由新工序与新材料陆续导入批量生产（例如高玻璃化转变温度(Tg)树脂、低熔点无铅焊锡-(SAC and Sn/Ag Solders)与底部填胶技术），使得倒装芯片能接合于有机基板上，如BTbismaleimide-triazine: 双马来酰亚胺-三氮杂苯）树脂层压板。此工艺已应用于各种进阶封装，例如：现在许多量产的SiP（系统级封装）使用BT基板将不同的裸晶与分片整合在单一封装中；广义来说，它们可被视为MCM-L的延伸。

MCM-D 是指多芯片模块，其中的导体和介电质层，是藉由薄膜沉积制程在载体上依序建构的。透过微影制程形成细间距布线，在基板上将多个裸晶和电路密集互连。金属沉积和介电质处理通常在高温下进行，因此具有良好热稳定性的材料，如硅、陶瓷和金属被用于载体。常见的 MCM-D 材料组包括铜布线、PI(Polyimide聚酰亚胺)、PBO（Polybenzoxazole聚苯并噁唑）或 BCB（Polybenzocyclobutene聚双苯环状丁二烯）聚合物等作为介电质，透过光刻、湿蚀刻法或雷射烧蚀可形成导通孔用于层间线路连接。

三种 MCM 中，MCM-D 采用薄膜技术，提供了最佳的高密度布线功能。由于材料与处理成本高，MCM-D 起初只限用于少数特殊应用。然而，后续的发展大幅增加了薄膜布线的应用范围，包括 WLCSP (晶圆级封装)和增层 RDL 工序，因此硅基载体技术在先进封装中也发挥了许多关键作用。

通常多芯片封装（MCP）与 MCM 意思相似，常互换使用。在 NAND 和移动 RAM（Mobile RAM）等存储器产品中，常见的封装是将裸晶垂直堆栈，然后经由引线键合边缘焊垫连接到基板（图3）。在相同的面积内，垂直堆栈的封装将有助于提高布线密度与产品功能。具有最多高达16个堆栈裸晶和一个控制器的存储器装置目前正在生产中。由于移动应用的封装有高度限制，MCP也因进而促进了晶圆减薄技术的发展，该技术现已成为3D IC组装的关键工序之一。

图3 memory MCP staked die package /来源：Kulicke Soffa

由于 MCM 具备较佳封装效率、较小的体积和较好的电气性能方面的优势，可支持多个混合节点芯片整合，以达到模块设计目标。用于移动产品的 SiP 组件于2000年代开始大量出货。MCM 技术也衍生出许多材料和工序相关的应用知识。

3.有机基板

有机基板始于 1990 年代开始大量使用，由于陶瓷封装的高成本与其电气性能的限制，英特尔将其奔腾处理器转向了有机层压板的塑胶脚栅陣列（PPGA）封装。摩托罗拉则将倒装芯片概念扩展至 IC 载板，并普及到塑胶球栅阵列（PBGA）结构。在 DRAM 方面存储器封装也演进到 CSP(芯片级封装）类型的视窗 BGA(Window BGA)封装，這与传统的引线框架 TSOP 封装对比具有尺寸和电气性能方面的优势，因此达到高市场份额。而此转换主要来自 BT 层压板的商业化。BT(Bismaleimide-Triazine)树脂由三菱瓦斯公司开发，用于取代标准 FR-4 环氧树脂，供高阶电路板使用。用于量产基板的 BT-环氧树脂配方之 Tg 约为 180℃。低温焊锡凸块与底部填胶为倒装芯片在 BT 基板接合开创了应用空间。

BT 也适用于味之素增层膜（ABF, Ajinomoto Build-up Film）的载体基板。具有 BT 层压板和 ABF 增层的基板现为高性能封装的主要支柱。如下将有更详尽的讨论。

基于 PMDA-ODA（Pyromellitic Anhydride-Oxydianaline）的缩合型聚酰亚胺（Polymide PI）是第一种广泛用于电子产业的耐高温聚合物。它是一种具备多种用途的介电材料，可以旋涂用于薄膜加工或制造成卷带式芯片载体。

TAB（Tape Automatic Bonding，卷带式自动键合）是一种封装类型使用高分子聚合物卷带作为芯片载体并经由 Roll-to-Roll 滚线制造处理。电气连接是将悬臂梁引线连接到芯片焊垫完成。COF（Chip on Film，薄膜覆晶接合封装）可将细间距倒装芯片接合到 PI 卷带式的载体上。Upilex®是一种具有刚性结构和较低 CTE 的 PI 卷带。目前主要作为生产显示驱动器的基板材料。智能卡产业也使用由 PI 卷带制造的「微连接器」（Microconnectors）作为基板。2021年智能卡预估出货量接近 100 亿张，而目前流通的各种类型之智能卡（如SIM卡和银行卡）也约有 300 到 500 亿张上下的数量。

上面提及的各种创新衍生出众多关键技术，这些已成为近来发展高性能封装的推手，其中包括 POP、异质整合（HI）、2.5D、3D、TSV、WLCSP 等类型的产品。

三.先进封装-异质整合(Heterogeneous Integration)/小芯片(Chiplets)

受限于新技术节点的高投资费用，与预期的先进工艺良率损失的影响，若与上一世代产品相比，半导体每个单元生产的经济效益已开始趋于平缓，因此造成单体式（Monolithic）大芯片的制造成本相对上升。随着摩尔定律延展扩充性（scaling）越来越昂贵，先进封装可用来透过连接小芯片（Chiplet）提供达到相似于SoC（Syste-on-Chip单芯片系统）的功能。其中较小的芯片可以各自提供 SoC 一部分的功能，采用封装集成完成互连。

下一个范例说明了此一趋势，该范例预估尽管晶圆厂资本性支出投资继续增加（图4），然而 Apple SoC 的延展效率却正在下降（表4）。为了克服预期的硅微缩物理限制，在 2000 年代初期开始进行了广泛的开发工作，采用基于小芯片连接的封装解决方案来达到单体式芯片的功能。因此，新型的「中道工序」市场引起了广泛的关注。它使用异质整合（HI）解决方案来满足对提升系统功能的持续需求，这部分工作也涉及整合许多前道和后道技术，以便扩展两者之间的应用空间（图5）。

图4 Fab Capex vs Technology Node / 来源：Morgan Stanley

图5 Cadence

许多封装材料已被开发并用于高性能和移动装置应用区块，例如：

- 在有机或硅基板上，使用增层 RDL 进行 2.5D 集成

- 形成 TSV 和 3D 堆栈，用于有源装置或在无源硅中介载板上的互连

- 细间距布线

- 新的面矩阵式凸块冶金和键合工艺

异质整合利用先进的封装技术将各种组件（可有不同混合节点設计的裸晶）整合至一个封装中，以达到单体式 SoC 或 SiP 的功能。以下将说明关于三种正在量产中产品的关键技术属性。

赛灵思Xilinx Virtex-7 7000

TSV 技术首次用于高密度封裝始于 2011 年，当时首先由赛灵思和台积电开发成功。Vitrex-7 并未设计建构大型单体式芯片，而是采用了封装级解决方案，将四个 28nm 裸晶互连到 2.5D TSV 硅中介片上。图6 说明了使用具有 100um 厚硅中介层（10um TSV 和 45 微米间距微凸块）的封装范例。透过 180um 间距的倒装芯片凸块，将中介层组装到 4-2-4 BT/ABF BGA 载板。此结构是一项使用台积电 CoWoS（Chip-on-Wafer-on-Substrate）的技术案例。

此范例显示高性能产品可透过裸晶与裸晶密集的封装连接技术实现。将新的创新与成熟的封装制程结合，成功地将硅中介层技术进一步应用于先进封装中。

图6 Xilinx Virtex-7 Package / 来源：Xilinx (左) ；SemiWiki (右)

英特尔 EMIB Core i7

2017 年英特尔在消费市场推出 Kaby Lake G 处理器（图7），其中包含一个 CPU、一个 AMD 的 GPU 和一个三星的高频宽存储器（HBM2），而嵌入式多裸晶互连桥接（Embedded Multi-die Interconnect Bridge EMIB）技术用于互连相邻的 GPU 和 HBM2 存储器。EMIB 是 2.5D 技术的一种延伸。其开发工作始于 2000 年代，目的是提供一种灵活、可轻易调整的互连方法，来满足不同的 I/O 和功能需要。

如图7 所示，GPU 和 HBM2 存储器透过一块硅片连接。在一个小桥接裸晶上形成有四层铜布线（2微米线／2微米空间）。将硅中介桥接裸晶嵌入基板的工序是先将其置于层压空腔中，接着进行介电层层压/封装，与完成顶层键合焊垫电路（如图8）。标准组装技术则用于倒装芯片接合，有源 IC 上的双铜柱凸块间距如图9 所示，而 IC 到桥接裸晶的连接，使用的微凸块间距为 55 微米。

图7 Intel EMIB Kaby Lake G Core i7 / 来源：Intel

图8 Intel Embedded bridge die / 来源：Intel 图9 Dual bump pitches / 来源：Intel

图10 HBM2 connection to EMIB die / 来源：System Plus Consulting

EMIB 为现有有机层压结构工艺的延伸，借助不需 TSV 的密集布线之无源中介层，完成高频宽裸晶到裸晶线路在裸晶边缘连接。而由于这种有机基板技术可进一步扩展至更大面积的的层压载板，因此被预期会有机会成为一个更省成本的工法 。

AMD Radeon Vega GPU

如上述所示，在英特尔的 Kaby Lake G 模块中，AMD 的 GPU 与三星 HBM2 存储器的连接是经由使用 EMIB 的桥接技术。而大约在同一时期，AMD 还推出自有品牌的 Vega GPU，在封装中整合了一个 GPU 和两个 8G HBM2（图11）。此 2.5D 组件建构在 TSV-middle 硅中介层之上。HBM2 3D IC 存储器由一个控制器裸晶和 8个垂直堆栈的 DRAM 组成，这些裸晶是利用微凸块和 TSV 连接。而一般标准倒装芯片工序是用于硅中介层和有机基板连接。

这是一个很好的例子，显示 EMIB 和 TSV-middle 硅中介层在封装层级实现了 GPU+HBM 存储器整合的应用。图12清楚显示了两者的结构差异，使用全尺寸硅中介层会消耗更多材料，并经由前道晶圆厂技术进行处理，而使用更小的 EMIB 桥接芯片技术则以后道工艺为主。

图11 AMD Radeon Vega GPU / 来源：System Plus Consulting

图12 Comparison of two types of silicon interposers / 来源：Intel

以上范例显示，透过使用在许多不同尺寸与结构的 2.5D 硅中介层可完成各种不同的高密度互连。表5总结了上述三种类型封装的关键属性。

借着应用嵌入式桥接芯片概念，IBM、SPIL和台积电也发表了数种不同的封装结构。(图13-15)

图13 IBM’s DBNI silicon bridge packaging / 来源：IBM 3DIncites

图14 SPIL’s Fan Out Embedded Bridge (FOEB) package / 来源：SPIL

图15 TSMC CoWoS with LSI (Local Silicon Interconnect) Bridge

上述 6 个例子说明了通过采用先进的封装工艺可用各种方法将功能不同的小裸晶组合在一起。以上所有产品都使用 2.5D 硅中介层进行裸晶到裸晶间互连，但它们的最后封装结构不同。此外，与所有发生在圆形晶圆上的前道工序不同，后道产品具有截然不同的规格并各自使用专门的材料组合。拥有深厚专业知识的工程师可由「工具箱」中有效率地选择匹配适合的材料和工艺，此为成功交付具有竞争力的产品所必需的要件。另一方面在强劲的需求推动下，BT 基板和 ABF 增层膜这两种封装材料持续受到产业关注，关于这一点，我们将在后续章节中更详尽地讨论。

小芯片技术的使用为产品架构带来了显著的灵活性，主要得益于可以混合多个不同来源的的裸晶互关组合成为一个单一封装。为了加速此一趋势，建立一个业界设计标准可减少生态系统中实现结构化电气连接的障碍。近来在英特尔的带领下，已有十家公司（包括AMD、ARM、台积电、微软在内）联合发起一个小芯片标准联盟，亦即通用小芯片互连联盟（UCle，Universal Chiplet Interconnect Express）来应对这个问题。其目标是建立一套可遵循的单一标准，借以简化设计流程与制造。封装技术的应用对帮助实现各种先进电子产品成本与功效的目标上发挥了关键性的作用。

业界也预期未来于互连联盟系统中小芯片/异质整合的解决方案将会被大量采用，成为趋势。

2、向新向远，新思科技携开发者共赴数智低碳新未来

9月8日，芯片行业年度嘉年华“2022新思科技开发者大会”在上海成功举办。聚焦“向新力”这一主题，新思科技携手广大开发者、知名科幻作家、产业界、学术界和投资界的行业领袖，共同探讨在数智化与低碳化双轮驱动的新时代，芯片产业如何以创新力赢得竞争新格局，定义发展新范式，助力千行百业共同绘制“数智”经济蓝图。

2022新思科技开发者大会现场

科技向新：在时代与发展中识局

在开发者大会开幕致辞中，新思科技总裁兼首席运营官Sassine Ghazi分享了四项正驱动着世界向新的重要变革技术：推动数字转型的软件、为科技发展贡献原力的芯片、为企业提供洞察的大数据分析，以及持续优化用户体验的AI技术。

新思科技总裁兼首席运营官Sassine Ghazi发表演讲

这些技术在重塑未来的同时，也给芯片设计和整个生态系统造成了四个方面的断层：先进软件供应链的复杂，多裸晶芯片系统的发展，芯片的生命周期管理以及人才紧缺。Sassine指出：“这些断层既带来了挑战，也孕育着创新机遇。人类对于‘万物智能互联世界’指数级增长的需求超越了摩尔定律演进的步伐。为了满足消费者快速变化的应用和体验需求，我们需要从系统级出发，结合AI和大数据分析等技术，通过定制化的创芯来解决不同领域的系统复杂性。”

Sassine强调，后摩尔时代，由软件和大数据驱动的定制化芯片能够为系统级公司建立差异化竞争优势。新思科技通过“智能编制”的设计方法学，从项目规划阶段就将特定软件和特定芯片需求结合，从系统级进行软硬件协同优化，并对芯片实现全生命周期管理和洞察，从而满足系统级公司对于芯片的不同需求，提高开发者生产力。

文字向新：在已知和未知中破局

语音识别、人机交互、无人驾驶……这些科幻小说中人类天马行空的畅想，随着芯片和数字技术的发展逐步实现。科技创新让我们打破了科幻与现实的边界，满足人们对于美好生活的向往。曾经是芯片开发者中的佼佼者，如今的著名科幻作家、华语星云奖金奖得主江波从开发者和科幻作家的“双重视角”，分享了他对于“创新原力”的理解。

著名科幻作家、华语星云奖金奖得主江波发表演讲

江波表示，技术创新的整体面貌和生物演化的过程是同构的，本质是大脑的微型演化。AI会否发展出独立文明的关键之一是能否进行主动创新。人类一切创新的原力，是与生俱来的好奇心和对于提高效率的追求。

江波总结道：“拨开一切人为因素的影响，提高效率的内驱力还是好奇心，它推动人类不断迭代工具，赋技术以文明。好奇心所引发的科学研究和发现，持续夯实人类科学大厦的基石，也在如今的‘硬科技’时代提供不竭动力。”

产业向新：在创芯与融合中布局

全球数智化浪潮下，各行各业都需要深度的、下沉的数智化转型，芯片产业迎来了前所未有的发展空间。高峰论坛上，《财经》杂志执行主编马克与新思科技中国区副总裁王小楠、紫光展锐代理CEO任奇伟，以及纬景储能创始人兼企业战略发展官陈摄军分别从不同角度“论道数智化”。他们一致认为，产业数智化是大势所趋，芯片技术是最核心的底层支柱，而产业自身的转型是关键机遇。

“论道数智化”高峰对话

王小楠指出：“工艺演进带来的性能增加和功耗降低已趋于饱和，但如果从系统层面进行优化，未来芯片性能将实现数十倍、百倍甚至千倍地提升整体性能。另一方面，市场中八成以上的芯片都由成熟工艺打造，代表先进工艺的高端芯片不能代表全球的市场需求。在发展成熟工艺方面，提高产能满足市场所需，是我们未来的破局点之一。中国芯片产业的市场规模将在未来10年内翻倍，成熟工艺将持续占据绝大部分市场。如果我们回过头来重新审视成熟工艺的发展，就能抵达更远的未来。”

任奇伟也表达了乐观的态度，他表示：“芯片产业如同钢铁、化工业等，已经成为了数字社会的基础性‘百年’产业，具有非常强大的生命力。芯片行业对于先进制程的追求将在新技术新架构等推动下在超级摩尔定律和超越摩尔定律两个方向继续向前发展。此外，对于实现能源数智化，不论是海量数据的感知、实时监控和分析，还是进行瞬时决策，针对电力故障问题进行快速响应和反馈，背后都需要有芯片技术作为底层基础设施。”

以能源行业为例，嘉宾们就创芯如何赋能能源数智化转型进行了精彩的讨论。在陈摄军看来，在构建以新能源加储能的新型电力体系过程中，数智化有着不可或缺的作用。新能源最大的问题是出力不稳定性，实现稳定、按需的输出，必须依靠大量的数据收集、处理、反馈和预测以及适量的储能配备。例如，目前广泛推广的虚拟电厂及源网荷储都是将能源进行有效调节，都会涉及到大量的运算。

马克最后总结道，数据是数智化时代的“石油”，技术创新带来的倍增效应推动全球科技与产业革命诸要素的不断重构，新技术、新模式、新业态、新生态从单一线性、相对封闭正在向多元融合开放进行跳变，带来产业发展新空间。

未来向新：在数智化与低碳化中开拓新格局

随着数智化向产业纵深迈进，低碳化已成为经济可持续发展的必选项，在能源、工业等重点领域节约资源，发挥科技创新的支撑作用，促进生产领域节能降碳的重要性不断凸显。新思科技全球资深副总裁、新思中国董事长兼总裁葛群表示，在双碳目标下，各产业在数智化进程中都需要寻找到节能减排的有效途径，数智化与低碳化将成为推动未来经济发展的双引擎，而创芯将提供基座技术原力。我们的创新已经突破了芯片行业的范畴，与各行各业深入结合以推动产业的跨越式演化。这不仅能提高其他行业的容量，也将重塑芯片产业未来竞争格局。

新思科技全球资深副总裁、新思中国董事长兼总裁葛群发表演讲

芯片产业迎来百年未有之大变局，半导体行业亟需一个评判新范式。凭借三十多年对产业的持续投入和洞察，新思科技在本次大会上发布了“中国半导体企业竞争力指数模型”，提炼了半导体公司发展最重要的十个维度，支持企业更好地自我诊断和调整长期发展策略，在数智化与低碳化的浪潮下顺流而上，把握时代机遇。

与此同时，为了助力芯片企业提升竞争力，更好地应对新竞争格局，新思科技从多年前就开始布局并不断精进EDA、IP与软件安全的一体化解决方案。不仅如此，新思科技还率先将AI技术引入到了EDA工具中，一方面提高工具的生产效率，另一方面助力人类提高决策效率。

葛群表示：“芯片是一个永远有创新空间的产业。随着时代的变迁，创新内涵不断演变，赋予芯片开发者全新的机遇与使命。身处于产业最上游，新思科技希望与开发者及合作伙伴一起感知创新、定义创新、引领创新，为创新注入原力，共建芯片产业与千行百业的新格局。”

技术向新：在开发与偕行中取得胜局

本届开发者大会全新升级四大技术论坛──“XPU”、“智能汽车”、“数据中心”、“5G和网络”，近50位行业技术专家相聚畅谈数智社会时代的芯片创新与行业革新，并与开发者们零距离交流，共同碰撞出创新灵感的火花。

会场内关于数智社会的技术讨论如火如荼，会场外的“芯片及数智化特展”则与其相呼应，将前沿技术照进现实应用，展示了传统农业和能源行业数智化转型的巨大价值，以及其中所蕴含的芯片硬核力量。同时，新思科技也彰显了其宏大的愿景──将芯片行业多年来积累的数据模型和方法论无缝运用到其他产业，帮助它们达成最佳“PPA”，找到符合自身发展的“摩尔定律”，从而实现跨越式发展与演化。

新思科技开发者大会芯片及数智化特展

3、传塔塔集团将与纬创成立合资公司以组装iPhone

集微网消息，据知情人士透露，印度塔塔集团正与代工大厂纬创进行谈判，希望建立合资企业以在印度本地组装苹果iPhone。

据《彭博社》报道，知情人士表示，交易结构和持股等细节尚未最终敲定，双方的谈判仍在进行中。其中一位知情人士表示，该计划可能包括塔塔集团购买纬创印度业务的股权，或者两家公司可能建设一家新的组装厂，但也可能同时进行两项措施。

该报道指出，目前尚不清楚苹果是否知道这项谈判，目前苹果正在寻求在中国以外进行更多的生产多样化，并深化其在印度的供应链。

4、中兴通讯拟9月底前完成中兴微电子分拆独立

集微网消息，消息人士表示，中兴通讯正谋求将中兴微电子分拆独立，原计划是9月底完成。据悉，中兴微电子后续考虑以独立公司的形式进行融资，未来或寻求上市。

作为中兴通讯的控股子公司，中兴微电子成立于2003年，前身是中兴通讯的IC设计部。中兴微电子专注于ICT芯片的研发，提供无线通信、宽带接入、光传送、路由交换等领域的核心芯片及解决方案，除了为中兴自己提供研芯片支持，还开始对外出售芯片产品、设计解决方案。

5、SEMI：取消2022年的SEMICON/FPD China SE展

集微网消息，近日，因疫情防控因素，SEMI取消原定于2022年10月5日至7日在上海新国际博览中心举办的SEMICON/FPD China SE展。

关于展会同期举办的各场高规格产业及技术论坛，SEMI将在与政府主管部门和相关各方努力沟通、协调后，在满足防疫规定的前提下，及时告知具体时间、地点和日程安排。

同时，SEMICON/FPD China 2023将于明年3月22日-24日在上海新国际博览中心举办。

此前，SEMI多次发布公告，原定于2022年3月23日至25日举行的SEMICON/FPD China 2022推迟至2022年6月15日-17日。后因突发奥密克戎疫情，上海市实行了相应的防控措施，考虑到疫情仍然处在相对严峻的态势，原计划于6月份召开的SEMICON/FPD China 2022推迟至2022年10月5日至7日，并首次更名为SEMICON/FPD China 2022（special edition）。