超微RDNA 3架构GPU采chiplet设计 效能功率比提升50%

超微(AMD)日前证实，2022年底推出的RDNA3将采用小芯片(chiplet)封装设计，并透过优化Infinity Cache设计提高其有效带宽和命中率(hit rate)，将RDNA 3的效能功耗比提升50%。

据Tom’s Hardware报导，功耗及效率正逐渐成为现代微处理器设计的核心问题，种种迹象显示新一代GPU的功耗将会增加，例如PCIe 5.0功率界面和支持的电源供应器将可透过单组16 Pin的连接器达到600W的功率，意味着更多产业将转移至功率更高的GPU。

超微资深副总裁Sam Naffziger认为，是基础物理在推动此趋势，游戏和运算效能的需求不断加速，但底层制程技术对效能的提升正在放缓，因此功率只能持续向上提升，这是无可避免的。

超微声称RDNA和RDNA 2架构的效能功耗比都提升了50%，RDNA 3也可望进一步提升50%，这可能是在相同功率下提高50%的效能，或是在效能不变下，减少33%的功率，也可能是不同的效能和功率比。超微Zen 3 CPU的效率和效能功耗比已领先英特尔(Intel)，RDNA 2 GPU的效率也优于竞争对手NVIDIA。

Naffziger表示，与上一代Vega和Polaris架构相比，2019年RDNA的效能功耗比明显提高了50%甚至更多。2020年RDNA 2的效能功耗比又比RDNA提升了50%，且这些改善都是基于同一个制程节点下实现的。

在CPU方面，超微将Zen 2和Zen 3的存储器控制器和PCIe通道放在称为I/O芯片的中央小芯片上，并采用Infinity Fabric高带宽界面与封装内其他小芯片(如CPU核心及关联快取、共享L3快取)进行通讯。

猜测超微的GPU小芯片设计最终可能会类似目前的CPU设计，具有运算单元(CU)、Shader核心和一些Infinity Cache。此外至少会提供2种I/O小芯片设计，一种可透过更宽的存储器界面增加小芯片数量，另一种可能最多支持2个界面更窄的GPU小芯片。

超微的CPU小芯片策略优点，在于其实现了微缩经济。举例来说，Zen 3的基础CPU运算小芯片含8个CPU核心和一个统一的32MB L3快取，但大小却只有84平方公厘，不到英特尔Alder Lake芯片(215平方公厘)的一半。

且超微只需在最重要的元件使用最新制程节点，而I/O小芯片部分则使用成本较低的GlobalFoundries 12纳米制程，可避免许多设计上的挑战。

至于超微是否会在架构中包含某种形式的张量核心或矩阵核心时，Naffziger仅表示，超微区分RDNA和CDNA产品线代表目标市场并不需要在消费者绘图产品中塞入一堆专门的矩阵核心。且前代RDNA架构已经支持FP16，证明足以满足推论类型的工作负载。

转移至小芯片技术虽具有微缩优势，让超微可以更快移至密度更高的节点，但缺点在于数据移动需要更高的功率要求。在Infinity Fabric上移动数据需要成本，在其他因素相同的情况下，小芯片架构在数据往返移动期间会比单芯片设计损失更多效率。因此必须确保设计的平衡。

责任编辑：朱原弘