i.MX RT1010硬件设计小记

1．上电时的DCDC问题

i.MX RT1010内置一个DCDC，用于CPU的供电，根据CPU不同的运行状态，调整DCDC的输出电压，以实现DVFS。因此正确地启动DCDC是CPU正常工作的前提。

在i.MX RT10XX的硬件设计手册中，提到了DCDC_PSWITCH 需要在DCDC_IN稳定1ms后拉高，然后DCDC开启。为了确保DCDC上电的可靠性，需要满足以下约束条件：

• 使用RC电路来提供DCDC_IN和DCDC_PSWITCH之间的延迟。RC延时的总时间范围应在5~15 ms之间。

• DCDC_IN需要在0.3 * RC的时间内达到3.0V

• 从DCDC_IN到达3.0V后，到DCDC_PSWITCH到达0.5 * DCDC_IN之间的延时至少要有1ms

第三点限制的目的在于，当DCDC_PSWTICH上升到0.5 * DCDC_IN时，DCDC的电压已经到3V了。

另外这里还有一个点要注意，有些客户在做可靠性测试的时候，会进行持续的断电上电操作，在进行这项测试时会存在DCDC不启动的现象。原因在于，断电时间过短，RC延时电路中的电荷没有完全释放，无法满足DCDC_PSWTICH从0到1，从而无法满足DCDC启动的条件。因此，当系统关机，需要确保DCDC_PSWITCH电压下降到0.5*DCDC_IN以下后才能再次开机。

2. JTAG相关功能引脚

• JTAG_MOD

可以简单做个测试去模拟这个过程，将外部的下拉电阻去掉，芯片启动后使用软件将JTAG_MOD的内部下拉换成上拉，使用单步运行功能进行观察。当程序运行到这一步时，IDE工具弹出窗口，debug断开。

我们讨论这个问题的价值在于，i.MX RT1010上的ADC与JTAG_MOD复用。如果客户的 ADC不够用了，当转换使用ADC功能时，外部的下拉电阻可以不加，但是要注意需要让JTAG_MOD引脚切换到ADC功能之前，ADC的输入电压是低电平状态。

• JTAG_ACT

使用这个引脚做JTAG以外的用途时需要值得注意，在上电复位时这个管脚会有一个小毛刺。因此要避免将这个管脚用在敏感功能上。

在不同i.MX RT系列中，这个功能引脚与其它功能的对应关系如下：

3. 不用外部32K晶振时的处理

在实际应用中，总有客户想省去外部的32K晶振，理由是我们内部有一个32K的RC振荡器。

这里需要说明的是，芯片内部的振荡器精度相对较差，其输出范围在10~45kHz并且受到电压和温度的影响。因此强烈不建议去掉外部的32K晶振。

如果不在意这个时钟的精度，想节省成本，则需要对晶振的外接引脚做一点处理：RTC_XTALI连接到GND，RTC_XTAO悬空。

需要注意的是，因为精度相对较差的原因，所有使用RTC为时钟源的外设都会有一定的影响，例如GPT,WDOG等。

这里是参考手册里的描述：