飞利浦借2004国际电子器件会议力推领先的消费半导体研发

在美国旧金山举行的的美国电气与电子工程师学会（IEEE）国际电子器件会议（IEDM）上，来自飞利浦的研发专家发表了17余篇关于尖端半导体研发的论文，详细介绍了飞利浦与比利时微电子研究中心（IMEC）以及Crolles2联盟（飞利浦、飞思卡尔半导体和ST微电子/意法半导体的合作联盟）共同开展的研发项目。这些论文主要介绍65纳米和45纳米节点的CMOS工艺开发, 以及90纳米节点射频CMOS创纪录的性能。飞利浦首要的关注点是开发先进的CMOS工艺，以满足消费产品应用对经济量产的生产要求。

飞利浦半导体技术合作总经理Fred van Roosmalen 表示：“如果不能以客户要求的价格提供产品，即使拥有世界上最先进的半导体工艺也毫无意义。在消费电子领域，我们拥有丰富的经验和资源，拥有世界级的研究基地和设施，同时与其他世界领先的半导体公司和研究机构保持紧密合作，这为飞利浦提供了诸多优势，不断开发新的硅解决方案，以满足消费电子产业对性价比的要求。”

为推动Crolles2联盟进一步进行工艺开发，飞利浦与IMEC在先进的CMOS技术领域开展紧密合作。 这一尖端的研究协作是针对CMOS定标带来的严肃挑战而开展的，使飞利浦继续在半导体产业前沿中保持极具竞争力的领导地位。

正是由于半导体产业成功地验证了摩尔定律，即固定面积硅芯片上的晶体管的数量大约每两年增长一倍这一推测成为现实， DVD播放机、数码相机和手机等日用品的成本才得以降低，性能才得以提高。尽管采用与目前类似的技术应该可以实现从90纳米到65纳米的过渡，但是，要达到ITRS技术蓝图中 45纳米和32纳米的目标，半导体产业还是面临着相当大的挑战。

通常，从一个CMOS技术节点过渡到下一个节点，所需的功耗会减少，但是，由于晶体管的闸极氧化层的厚度是与信道长度成正比的，如果氧化层的厚度仅及几个原子的厚度，漏电问题可能反而增加所需功耗。此外，新材料的采用极大地提高了工艺的复杂性，比如采用高K电介质克服闸极漏电，采用低K电介质减弱互连电容，以及采用新的金属替代多晶硅闸极。

因此，对于消费电子产业的半导体公司而言，技术进步始终与量产方法保持同步变得日益重要。除了强调领先的金属和完全硅化闸极结构研究外，飞利浦在IEDM上发表的许多论文还验证了将新材料或生产步骤对工艺复杂性和成本的影响最小化的方法。

另外一个新兴半导体技术将发挥关键作用的重要领域是射频应用。节点为90纳米时，CMOS晶体管能提供卓越的射频性能，能够在移动通信和无线网络的某些领域与硅双极解决方案抗衡。在今年的IEDM上，飞利浦发表了一篇论文，力推其90纳米射频CMOS工艺突破记录的性能，同时还发表了关于新的金属发射器SiGe:C HBTs的论文。SiGe:C HBTs能够使成本经济的基于硅的收发器应用于毫米波(大于30 GHz)无线应用，还发表了关于利用新的基片分离技术改进片上无源器件的射频性能以及实现射频MOSFET器件建模的新方法的论文。

以下是飞利浦和IMEC在IEDM上发表的全部论文：

基线CMOS相关论文

* 采用0.75NA 193纳米光刻构建包含高三闸极器件的0.314μm2 6T-SRAM 单元，用于45纳米 节点应用
* 75纳米闸极长度不包含电容器的DRAM 单元，以及用于高密度嵌入式存储器的16纳米完全绝缘硅器件
* 通过掺杂扫描调节工作函数及用于小于45纳米节点的CMOS的相关效应镍完全硅化闸极
* 45 纳米物理闸极长度器件上的SPER 和 FUSI闸极产生的用于PMOS晶体管的非扩散接面和超晕轮效应
* 超薄闸极氧化层PMOSFET中的NBTI 的“On-the-fly”功能
* PRETCH：片上实现高K/金属闸极和多重氧化的新方法
* 用于65纳米技术节点的可延展工业300纳米BEOL 集成演示
* 在多孔低K互联中集成ALD TaN Barriers，用于45纳米节点及更小节点的；缓解电子散射效应的解决方案
* 用于一般和低功率应用的常规 45纳米CMOS 节点低成本平台
* SON (Silicon-On-Nothing) 技术 CMOS平台：高性能器件和 SRAM 单元
* 用于新型CMOS 器件架构的新的基于动态单元的性能指标
* 用于65纳米CMOS 高性能低功耗平台的闸极栈优化
* 包含薄型SiON 驱动 1150μA/μm 和10nA/μm开路的45纳米金属闸极nMOSFET
* 前置放大超浅型接面中的电子钝化/惰性化和硼扩散：间歇传输和F Co-Implant 控制

注：以上论文涉及到的研究，部分投资来自于欧盟的IST NANOCMOS项目（欧盟优先开展的信息社会技术领域的综合项目），部分来自MEDEA+架构。

射频相关论文

* 金属发射器SiGe:C HBTs
* 用于减少硅基片损耗的新型低成本热稳定过程： 实现大量硅技术的频率极限方法
* 支线不均匀MOS 器件的电容建模