2 硬件设计 硬件电路信号处理与控制部分采用Zeevo公司的基于ARM7的音频处理器ZV4301。ZV4301处理器是在一个单芯片收发器上加入一个集成RF、数字信号处理、通信处理和运算及控制处理功能的48 MHz APM7微处理器，片外扩展闪存，以实现需要技术和高度最佳化的音频处理。 编解码芯片采用飞利浦公司的UDAl380音频芯片。UDAl380是一颗专为便携式产品所设计的单芯片立体声音频编解码器，可以提供立即可用的先进音频功能。这颗音频编解码器具有24位数据路径、多重时钟支持、DC偏移消除、支持多重数据格式以及数字静音检测等集成功能。本设计中，UDAl380利用与微控器接口作音控处理．并利用L3接口来控制音量。 3 I2S总线 本设计在硬件电路上使用基于I2S总线的音频系统体系结构。I2S(Inter-IC Sound bus)是飞利浦公司提出的串行数字音频总线协议。 I2S总线只处理声音数据，其他信号(如控制信号)必须单独传输。为了使芯片的引脚尽可能少，I2S只使用了三根串行总线。这三根线分别是：提供分时复用功能的数据线(SD)、字段选择线(声道选择WS)、时钟信号线(SCK)。 此设计中采用电源统一供电，ZV4301作为主设备，UDAl380作为从设备。ZV4301使用3个通用I／O口来模拟I2S总线。其读写I2S总线的数据主要包括以下几个函数； word_selection()； ／／字选择函数 serial_clock()； ／／时钟信号函数 serial_data()； ／／ 串行数据函数 shift_register()； ／／寄存器移位函数