Marvell（美满电子）在Analyst Day 2024上宣布了一项针对AI应用的定制高带宽存储器（CHBM）解决方案，专为定制XPU设计。这一方案与顶级内存制造商合作开发，旨在为特定XPU设计优化性能、功耗、内存容量、芯片尺寸和成本。CHBM将与Marvell的定制XPU兼容，且初期不会成为JEDEC定义的HBM标准的一部分。

Marvell的CHBM解决方案允许为特定应用定制接口和堆栈，目标之一是减少行业标准HBM接口在处理器内部所占用的空间，释放更多计算和功能区域。公司声称，其专有的芯片间I/O技术能够在定制XPU中多封装25%的逻辑，并可能在与计算Chiplet相邻的地方多安装33%的CHBM内存封装，从而增加处理器可用的DRAM量。此外，预计内存接口功耗将降低高达70%。

Marvell的CHBM不依赖于JEDEC指定的标准，需要新控制器和可定制的物理接口、新的芯片间接口以及彻底改造的HBM基础芯片。新的Marvell芯片间HBM接口带宽为20Tbps/mm，显著高于目前HBM的5Tbps/mm。Marvell预计，随着技术进步，无缓冲内存的带宽将达到50Tbps/mm。

Marvell没有具体说明CHBM接口的宽度，但暗示了与行业标准HBM3E或HBM4解决方案相比，接口宽度较窄。CHBM解决方案将是可定制的，以满足特定性能、功耗和总体拥有成本的需求。

Marvell定制、计算和存储组高级副总裁兼总经理Will Chu表示：“通过为特定性能、功耗和总体拥有成本定制HBM来增强XPU，是AI加速器设计和交付新范式中的最新一步。我们非常感谢与领先的内存设计商合作，以加速这场革命，并帮助云数据中心运营商继续扩展其XPU和基础设施，以迎接AI时代。”

Marvell与美光、三星和SK海力士的合作对于CHBM的成功实施至关重要，因为这为定制HBM的相对广泛利用奠定了基础。