时序分析的基本概念(1)
来源:FPGA开源工作室 发布时间:2023-07-03 分享至微信

文末分享电子书籍:静态时序分析圣经

Static Timing Analysis for Nanometer Designs A Practical Approach

1 setup time

Setup time (建立时间)是数据信号(D)在时钟事件(这里以时钟上升沿为例)发生之前保持稳定的最小时间。以便时钟可靠地对数据进行采样。适用于同步电路,如触发器(flip-flop)。


2 hold time

Hold time (保持时间) 是数据信号(D) 在时钟事件(这里以时钟上升沿为例)发生之后保持稳定的最小时间。

3 Propagation Delay

信号传播延时(Propagation Delay),以反相器(Inverter)为例,A输入信号变化(0-1的50%)为开始,到Z输出信号变化(1-0的50%)所需的时间称为Tf, A输入信号变化(1-0的50%)为开始,到Z输出信号变化(0-1的50%)所需的时间称为Tr。

    Output fall delay (Tf)    Output rise delay (Tr)



# Threshold point of an input falling edge:input_threshold_pct_fall : 50.0;# Threshold point of an input rising edge:input_threshold_pct_rise : 50.0;# Threshold point of an output falling edge:output_threshold_pct_fall : 50.0;# Threshold point of an output rising edge:output_threshold_pct_rise : 50.0;



文末分享电子书籍:静态时序分析圣经

Static Timing Analysis for Nanometer Designs A Practical Approach



下图为传输延时的理想模型。

[ 新闻来源:FPGA开源工作室,更多精彩资讯请下载icspec App。如对本稿件有异议,请联系微信客服specltkj]
存入云盘 收藏
举报
全部评论

暂无评论哦,快来评论一下吧!

查看更多
相关文章
热门搜索
大联大调整!诠鼎、友尚、品佳,3合1 台积电拟退出氮化镓市场 华为 台积电 中芯国际 联发科 高通 英特尔 芯片