上篇文章：Modgen：加快Layout速度的利器——Place篇

01

现象

不知道大家有没有发现下面两张图的问题？

我想很多人应该发现了其中的问题。Layout中A1和A2并没有和schematic中一一对应，但是LVS能过。

下图与上面的schematic和layout一样，但LVS结果却没有过。

02

原因

LVS能不能过，其实和LVS Options中的Gates设置有关。

Layout LVS时，我们会去设置LVSOptions的Gates，至于Gate Recognition是选Recognize all gates还是Turn off呢？

上面图中已经看到结果，当Gate Recognition选了Recognize all gate时，A1和A2交换了，LVS能过，如果选Turn off，LVS不能过，报出A1和A2接反了。

我们来看大概的原因。

Gate Recognition有四个选项：Recognize all gates、Recognize simple gates、Turn off、Mix subtypes。我们看一下前三个常见的设置。

Recognize all gates（ALL）：识别所有的门

Recognize simple gates（SIMPLE）：识别简单的门（反相器、与非门、或非门）

Turn off（NONE）：不识别门

需要特别说明的是，这里的gates不是指晶体管的那个gate，而是Logic gate，是逻辑门。知道了这个gates指的是什么后，上面三个选项就很好理解了。

我们回过头看一下上面的两个试验，就能知道选择Recognize all gate时，不区分引脚的顺序，选择Turn off区分引脚的顺序，一般情况下，最好严格按照电路的引脚顺序连线，尤其是模拟电路中。所以建议run lvs时，设置为Turn off。