台积电、英特尔(Intel)、三星电子(Samsung Electronics)等半导体龙头大厂除了竞逐摩尔定律2D制程微缩，近期持续挺进2奈米等先进制程外，走向3D小晶片(Chiplet)、异质整合的先进封装技术发展同样马不停蹄。

熟悉先进封测供应链业者透露，矽光子(SiPh)晶片与CMOS制程透过光学共同封装(CPO)技术整合，可以连结多组由CoWoS 2.5D IC封装的顶级GPU，结合光通道传输的低延迟优势，并且透过紧密的先进封装技术如台积电「COUPE」(紧凑型通用矽光子引擎)，大幅降低讯号损耗，甚至将能够把多颗AI GPU「合体」成一整组超大型GPU。传出该研发计画由AI晶片巨头NVIDIA领跑，台积电COUPE先进封装技术大助攻，将持续酝酿数年，等候矽光子生态环境的成熟，

熟悉先进封测业者坦言，英特尔虽然多年发展「矽光计画」，对于台积电来说，也是许多半导体业界台面上的代表人物如蒋尚义、余振华，甚至是台积电董事长刘德音都曾经在半导体从业生涯中，于矽光领域有所参与，惟因矽光子晶片发展多半停留在金字塔顶端，是故这十多年来讨论热度虽高，但真正商品化量产进入市场，还有待整体生态环境更为成熟。

英特尔先前的矽光计画，主要把内含化合物半导体元件的雷射光源模组一并整合，如台湾的磊晶片厂联亚光电甚早就开始着墨。不过，熟悉先进封测高层近期坦言，台积电COUPE与潜力客户群洽谈的先进封装模式，倾向仅保留「光通道」，雷射光源收发部分则放置于外部。

这样的架构明显有较高的良率，也可以避开英特尔矽光计画的专利，配合台积电在HPC先进封装领域十年有成的CoWoS等技术，更可说是把高效运算(HPC)与顶级网通交换器(Networking Switch)晶片以异质整合「COUPE+CoWoS」的方式集大成。

熟悉先进封测业者坦言，透过COUPE等共同光学封装技术整合，多组顶规AI GPU更可以「合体」成一整组超大型GPU晶片，在运作上可视为1颗GPU，也不需要跟随英特尔高难度的整合方式，由于英特尔把雷射光源也一并整合进来，就得再多考虑化合物半导体的雷射晶片等，而以台积电的先进封装技术，某方面来说也提供客户较好的弹性。

观察台积电既有先进封装客户群，事实上，除了NVIDIA外，包括频频申请矽光子专利的超微(AMD)/赛灵思(XilinX)、还包括了如博通(Broadcom)、思科(Cisco)、Marvell等大咖，半导体晶圆厂则有英特尔、格芯(GlobalFoundries)等盘据。

甚至业界也传出，其实当初蒋尚义在企图追赶英特尔2007年提出的「矽光计画」时，就曾与Luxtera(并入Cisco)洽谈合作，但传出当时晶片业者认为CoWoS等相关技术成本过高，有意寻求专业封测代工厂(OSAT)的合作。

从近期OSAT龙头包括日月光投控与旗下矽品的先进封装技术平台来看，光学共同封装(CPO)也一再被提及，成为先进封装代表性技术之一，唯独OSAT业者坦言，目前这还是一块非常顶级的金字塔顶端市场。

尽管如是，市调机构如Yole估计，矽光子模组市场将从2018年的约4.55亿美元，成长到2024年约40亿美元，这样的年复合成长率达44.5%，甚至其余市调机构看好CAGR超过50%也预测也大有人在，毕竟，随着顶级资料中心、AI晶片、超级电脑对于算力、效能、高速传输的升级渴求，未曾停歇。

台积电、日月光等相关业者发言体系，强调不对供应链说法等做出公开评论。