日本Rapidus联手美企，AI让芯片设计减半

采用Rapidus技术制造的2纳米工艺晶圆原型。图源：Bloomberg

日本晶圆代工企业Rapidus近日与美国楷登电子（Cadence）达成战略合作，共同推进基于智能体AI（Agentic AI）的芯片设计流程。此次合作将深度融合Rapidus自研的“Raads”AI设计工具，以及Cadence用于协调和控制设计工作流的智能体AI技术。

通过优化芯片的研发与制造环节，Rapidus旨在提升产品交付效率。该公司期望借助此次技术协同，将芯片的整体设计周期较传统模式大幅压缩二分之一至三分之一。

为配合上述合作，Rapidus正不断丰富其Raads产品矩阵，并加快与Cadence智能体AI工具的对接。面向未来2纳米等先进工艺节点的系统级芯片（SoC）研发，双方将全面引入AI技术以实现设计流程的自动化。

在7月17日于东京举办的Cadence主题活动上，Rapidus总裁小池淳义着重阐述了该合作的战略价值。他透露，Cadence的智能体AI技术是构建Raads设计架构与理念的最核心要素。

按照规划，Rapidus将在2026财年（即2026年4月至2027年3月期间）正式发布工艺设计套件（PDK），该套件将集成芯片设计所需的各类关键参数与数据。

此外，Rapidus计划于2027年在北海道地区实现2纳米工艺芯片的量产，以此降低日本本土对台积电的产能依赖。日本相关半导体政策制定部门指出，Rapidus在人工智能、机器人及量子计算等前沿领域的技术自主与突破，对维护日本国家安全具有关键作用。