据外媒报道，新思科技（Synopsys）宣布其LPDDR6内存接口IP已在台积电N2P制程上完成芯片上机测试（silicon bring-up），这标志着新一代低功耗移动内存技术进入了关键验证阶段。
此次测试中，LPDDR6 IP实现了86 GB/s的带宽，完全符合国际半导体标准协会（JEDEC）制定的最新LPDDR6规范，证明该技术能在先进制程环境下稳定运行。新思科技提供的IP包括控制器（controller）和物理层接口（PHY interface），其中控制器负责JEDEC协议与时序管理，而PHY则基于台积电N2P制程的金属堆栈与I/O库构建，确保在高频运行中维持低功耗和信号完整性。
所谓“silicon bring-up”是指芯片设计在完成软件模拟后，首次在实体晶圆上进行上电验证的阶段。这表明IP模块的电路架构已经进入实际测试，但尚未整合到完整的系统芯片中。新思科技表示，此次验证结果表明LPDDR6控制器与PHY在N2P制程上达到了预期性能，为后续客户导入SoC设计奠定了基础。
目前，市场主流仍是LPDDR5/LPDDR5X规格，广泛应用于智能手机和笔记本平台。这些内存颗粒由三星、SK海力士和美光等厂商生产，强调高速与低功耗。LPDDR6作为新一代移动内存标准，传输速率最高可达14.4Gb/s，能显著提升AI手机和边缘设备的数据处理效率。
根据新思科技的说法，该LPDDR6 IP支持每脚位速率10.667Gb/s，理论峰值可达14.4Gb/s（约115GB/s带宽），比LPDDR5时代提升了30%以上。借助台积电N2P制程的高密度与低功耗特性，新技术有望应用于AI手机、边缘运算装置和超轻量笔记本，成为支持设备端AI运算的新基础。
业界观察指出，新思科技与台积电在N2P节点上完成LPDDR6 IP验证，意味着SoC厂商将能更快导入新一代内存标准。未来在系统接口兼容性与验证流程上，台积电与EDA厂商的主导力将显著提升。随着SoC制程与控制IP以台积电为主流，存储器厂商必须确保自家LPDDR6颗粒完全兼容，测试与认证成本也将随之增加。
目前，LPDDR6技术仍处于IP验证阶段，预计2026年正式投入商用平台。随着新思科技与台积电不断扩大先进制程IP布局，移动存储器标准正迈向10Gb/s时代，晶圆代工与EDA生态在未来移动运算中的影响力将进一步超越传统存储器厂商，成为推动新世代AI平台的关键力量。
