Chiplet商用，为何那么难？

内容由半导体行业观察（ID：icbank）综合自semiengineering，谢谢。

近日，Semiengineering（SE）与Movellus工程副总裁 Saif Alam ；Siemens Digital Industries Software高级封装解决方案总监Tony Mastroianni， ；Marvell 技术副总裁Mark Kuemerle，；以及Deca Technologies 首席技术官Craig Bishop坐下来讨论商业芯粒的用例和挑战

以下是在最近的设计自动化会议上在现场观众面前进行的讨论的摘录。

SE：当您使用较旧的芯粒并对其进行更新时，时间可能会发生变化，因为您正在混合和匹配一堆不同的元素。是否可以在它们中内置灵活性以避免任何问题，这是否会增加大量开销？

Alam：根据协议接口，您也许能够隔离问题。但如果你把问题分解成几个部分，你就会遇到芯粒时序问题，然后你就会遇到另一个更大的问题。

Bishop：只要UCIe计时正常，至少他们可以互相交谈。

Mastroianni：董事会上也是一样。它们有多个芯片，它们来自不同的地方，然后你将它们连接在一起。

SE：我们是否需要不同的芯粒方法？

Kuemerle：我们确实这样做，而且我们需要继续改进方法。多芯片验证并不是一劳永逸的。您必须大量思考这些芯片连接在一起时的表现。我们可以使用芯粒解决一些分层时序问题，但当我们将越来越多的内容集中在一起时，验证就变得更具挑战性。验证可能需要工作。当我们转向 3D 集成时，我还没有看到任何工具可以让我们将多层硅无缝集成在一起并解决诸如电力传输之类的问题。这些东西都还没有经过充分审查。

Bishop：在方法论方面，有很多设计、布局和系统级别的工具。Flow正在发挥作用。我最近看到很多问题的一个领域是测试。这不是 DFT。例如，当我进行组装流程时，我有一堆来自不同来源的芯粒。其中一些芯粒的成本比其他芯粒高得多。我最初可能已经知道所有好的芯片，因为我预先测试了它们。但当您将它们放在系统中的芯粒中时，这还不够。我必须在将它们集成在一起后对其进行测试，以便“嘿，所有四个芯粒之间的这些链接实际上按预期工作。” 当我这样做时，我是否会将所有芯片放在芯粒和 PHY 集成上，然后进行测试？使用某些芯粒技术，您可以先放下一些芯粒，确保其正常工作，然后提交昂贵的东西，例如 HBM 堆栈。我可能有 10 个，并且我想确保在提交之前测试我的多芯片系统。

SE：改变方法论并不是一件小事。你基本上必须重组你的公司并打破一些孤岛，这是一项巨大的努力。这是公司抵制变革的原因之一，对吗？

Mastroianni：是的，但引人注目的优势是存在的。然而，天下没有免费的午餐。

SE：芯粒如何影响安全性？

Kuemerle：在理想的世界中，到处都是安全的。对于芯粒架构，每个芯粒和主芯片都需要一个唯一的标识符。是否真的有一种安全的方法可以在芯粒和主芯片或多个主芯片之间共享密钥？它增加了巨大的复杂性，但您确实有几个选择。一是您将系统的每个部分视为一个独立的实体。另一种方法是依靠集成来保证安全。现在这是一个不断发展的空间。如果它是由多个部分构建的，我们需要大量的关注和工作才能拥有尽可能安全的东西。

SE：现在有多少比例的设计是使用商业芯粒构建的。

Kuemerle：这很难说，因为现在我们没有标准来将这些来自不同来源的乐高积木干净地组合在一起。对于像 Marvell 这样的公司来说，构建自己的芯粒平台和解决方案比从很多地方引入芯片要容易得多。如果您拥有所需的所有部件，阻力最小的途径就是自己构建这些设备 ，至少在我们等待行业发展的同时。

Bishop：你说得对。现在还为时过早。业内的大公司有能力设计它们，如果你看看现有的芯粒，你会发现它们都是定制的芯粒，甚至是定制的接口。它是 UCIe，但有一点定制——或者专门的 BoW，或者它的某些版本，但不是标准。在很多封装会议上，都会有一个芯粒面板，人们会讨论什么时候能够像乐高积木一样将芯粒组装在一起，构建一个像 PCB 一样的系统。不过，除非我们有更多的集成技术供应商并且成本比现在低很多，否则这种情况不会发生。如果您观察高端 PCB，则类比始终是 PCB 元件。你口袋里的手机里有一块PCB，上面的每个元件都是定制的。现在期望您会看到非来自大公司的类似乐高的芯粒还为时过早。它发生在一些地方，行业开始向那里转移，但成本和可用性还没有达到。

Mastroianni：你必须从某个地方开始，但还有很多工作要做。

Alam：15 年来，人们一直在为特定功能构建自己的芯粒。在某个时候，他们会针对其他市场的不同选择提出自己的接口协议。那么，是什么让您想要选择这些开放市场芯粒之一呢？

Kuemerle：这是一个功能问题。我在公开市场上找到的芯粒是否具有我想要的所有功能？它有适合我的链路层吗？它能够与我正在进行的其他事情交谈吗？我们的梦想是能够从多个来源提取芯粒并将它们很好地结合在一起。但在中介层的 2.5D 配置中，这些东西确实需要连接在一起，因为它们彼此相邻，而这种形状因素会产生很大的差异。如果您知道所有不同的部件将是什么，并且可以控制它们，那么您可以确保它们像乐高积木一样组装在一起。但如果你不这样做，而且每个人都在构建自己的形状，那么让一切都合适就困难得多。也许封装技术的进步可以帮助我们获得更多的自由度和灵活性，这会很棒。所以也许我可以有一些距离远一点的东西，或者也许它不必完全对称。但现在我们正在挑战我们正在集成的内容量的极限。将很多奇怪的形状拼凑在一起是一个很大的风险。

SE：当芯粒出现问题时，谁该负责？这种责任在其整个生命周期中是否会发生变化？

Mastroianni：您必须从每个芯粒开始并确保它们工作，然后您需要能够在将它们放入封装后对其进行测试。因此，至少需要进行诊断以确保其确实良好。今天这是可能的。但是当您将系统组装在一起时，您还需要确保其正确完成。最终，系统集成商有责任和负担说您的路由技术失败了。

Kuemerle：这是一个很大的挑战。

Bishop：如果您在构建芯粒的同一家代工厂进行芯粒集成，那么就没有多少指责的地方。但当您从多个来源进行集成时，商业方面就变得更具挑战性。

Kuemerle：您可以进行大规模集成，构建一个 1,000 美元的模块，但如果 10 美元的芯粒存在敏感性，您能否让该芯粒提供商向您赔偿在测试过程中损坏的所有 1,000 美元的模块？这真是一个艰难的处境。

Mastroianni：它为 HBM 工作。现在的问题是您是否可以真正通过标准和标准测试方式扩展该模型。

SE：关于芯粒有很多讨论和争论。为什么我们需要它们？

Kuemerle：坦率地说，我们使用芯粒的原因之一是因为我们没有其他选择。半导体尺寸缩小正在放缓。为了满足一代又一代人们所需的性能提升，芯片变得越来越大。因此，您需要一种方法将更多的硅放入您正在构建的系统中，并且需要一种通过芯粒来实现这一点的方法。

Bishop：我们看到的另一件事——AMD 的 RDNA 3 产品已经大批量生产——是在同一封装中的两个不同节点开发的芯粒。同时，他们使用一种新颖的封装技术形式来放置芯粒一起。它不是硅中介层。它是基于扇出的芯粒集成。因此，您需要将更多的芯粒组合在一起，并且先进封装技术的选择比以往任何时候都多。

Mastroianni：我同意关键优势之一是可以使用不同的技术。因此，对于系统的不同部分，您可以优化技术或流程。例如，对于I/O缓冲器，可以使用高性能RF。您可以混合搭配最适合您需求的技术。

Alam：直到 2006 年左右，您只需升级到最新工艺即可提高芯片和生产率。但接下来发生的事情是，成本并没有随着晶体管到下一个工艺节点而扩大，因此采用更小的技术变得越来越昂贵。当你转向非常大的芯片时，你甚至无法将所有东西都放入光罩的尺寸中，因此除了使用芯粒之外你别无选择。不过，还有其他好处，例如由于芯片更小而提高了产量，以及更低的 NRE 成本。

Mastroianni：另一个好处是外形尺寸。根据您的应用程序，如果采用 3D，您在系统大小方面拥有更大的灵活性。

SE：当尺寸减小时，单个芯片的良率通常会更高。但现在我们正在处理封装中的良率，因此每个芯粒都需要相等的良率。这比使用单个大型 SoC 更简单吗？

Bishop：我们经常听到这个问题。我们致力于先进的封装技术，很多人都在关注芯粒——尤其是在人工智能方面，因为人工智能渴望尽可能多的芯片面积和内存——封装开始变得巨大。我们谈论的是 70 到 100 毫米，不仅仅是基板尺寸，而且实际上充满了硅。当你看看如何将它们组合在一起时，你会发现它不适用于传统的硅中介层，因为它太大了。

它使用其他先进封装技术之一，例如扇出桥接芯片。现在我们正在讨论构建具有多个金属层的晶圆级封装，其尺寸如此之大，在单个 300 毫米晶圆上只能容纳四到五个金属层。即使我们正在研究的 600 毫米技术也只能适应每个象限中的少数几个。您可能要为每个金属层构建数十万个精细通孔，并将其放入最近 10 年才出现的封装技术中。

传统上，他们一直为智能手机制造尺寸可能为 3 x 4 毫米的零件。这不是同一个驾驶室。我们的目标远不止于此，而产量是一个巨大的挑战。当我购买芯粒时，我可以在前端节点上优化我想要的所有内容，但如果我的封装没有产生效果，我仍然会遇到问题。

Kuemerle：我们看到的现象之一是，将东西构建为芯粒并不总是有帮助。如果你把东西分成更小的部分，这会对良率有很大帮助。但如果您谈论的是与传统硅中介层的 2.5D 集成，则会增加成本。在某些情况下，您增加的成本比通过将设计划分为更小的部分所节省的成本还要多。作为一个行业，我们需要找出正确的平衡点。你们什么时候制作芯粒？你什么时候把它作为整体保留？是否存在介于两者之间的技术，可以让您享受作为芯粒集成的优势，而无需因与 2.5D 集成而增加巨额成本。

Bishop：这不仅仅是增加成本。其选择也较少。如果你看看先进的封装，可以为你组装和制造它的公司数量很快就会减少。

Mastroianni：这样做的原因可能因产品而异。如果您担心成本、面积或外形尺寸，可能会得到不同的答案。这取决于您想要构建的内容、该产品的目标是什么，以及如果您决定这样做，您将如何将其划分为芯粒。

Alam：您正在单独测试芯粒，并在各个级别进行测试。但每当失败时，你就会失去一切。

SE：这听起来与我们几年前关于子系统的讨论非常相似。现在，您拥有的不再是具有不同芯片的子系统，而是具有不同芯粒的高级封装。

Bishop：HBM 堆栈是一种非常流行的芯粒，就是一个很好的例子。它可能是当今市场上最成功的芯粒。当您购买 HBM 堆栈时，它会组装在多块硅片上，并且已经为您进行了全面测试。当您集成该 HBM 时，您希望它能够发挥作用。

Kuemerle：真正有帮助的一件事是非常严格和定义的界面，以及非常严格和定义的功能。这是我们在整个市场上看不到的东西。如何在芯粒中实现更广泛的应用，强制执行这种绝对严格的标准（例如 HBM 的 JEDEC 规范）？到目前为止，我们在业界看到的 I/O 芯粒和其他类似产品往往是定制解决方案。作为一个行业，我们如何才能实现同样的即插即用？

Alam：这可能不仅仅是一个标准。不同的接口协议各有优点。它可能会是多方面的。

Bishop：当然。人们说芯粒就像 PCB，您可以从不同的地方获取组件并将它们放在同一个封装上。但是，当您查看 PCB 通信标准时，会发现有一大堆标准，而不仅仅是一个标准来统治所有这些标准。所以我们会在同一条船上。

SE：现在是否存在能够将这一切整合在一起的工具？

Mastroianni：是的，3D 封装除外，该工作仍在进行中。挑战在于封装工具、热工具和 IC 工具，而挑战在于真正让这些工具协同工作。这需要做很多工作。定义标准很重要。数据管理是一个大问题。工具确实存在，但它们必须协同工作。

Bishop：这不仅仅是让工具协同工作。这也是团队和人员的原因。封装团队和 IC 团队知道提取的含义，但这并不总是很常见。

Mastroianni：当我们模拟芯片时，IC 团队谈论的是功能模拟器。封装团队正在讨论提取寄生物质。所以你们也需要一种共同语言。

Alam：对于芯粒设计，您需要平台级视图。您需要一个适用于整个平台的功能验证级别。

Mastroianni：我称之为系统级封装级别，并且有一些工具可以帮助实现这一点。然后我们有 DRC 和 LVS 检查器来提供帮助。

SE：到目前为止，我们看到的芯粒都来自大公司，例如 Marvell、Intel 和 AMD。当我们进入商业市场时会发生什么？

Kuemerle：构建基于芯粒的系统并不容易。有很多事情你必须考虑。它需要对您的封装解决方案进行重大更改，并且会极大地改变您的验证。因此，您需要解决很多问题，而我们现在看到的是，人们大多在内部解决这些问题，或者他们自己从另一方订购定制的芯粒，因为这给了您一定程度的控制权。作为一个行业，我们必须弄清楚如何才能在非常关键和敏感的数据上相互信任，以便我们能够与更多芯粒实现互操作性。也许策略是像 HBM 一样严格执行。或者，另一种策略可能是找出哪些是真正需要保护的关键知识产权。目前，我们还没有一种简单的方法来与可能成为激烈竞争对手的人共享芯粒。

Mastroianni：有一个名为 Chiplet Design Exchange (CDX) 的组织，它是 OCP（开放计算项目）中的一个工作组。该组织的章程是一个开放的生态系统。您有方法论、标准接口和标准。我们首先要考虑的是，如果我们有供应商提供芯粒，他们提供了什么？它实际上是一个类似于硅 IP 的 IP，但在本例中，它是一个将集成到封装中的芯粒。需要定义随之交付的模型。我们将其定义为建议列表。当您交付要集成到软件包中的东西时，您需要热模型和其他模型 - 您需要这些模型的完整集合。而且您还需要测试内容的测试模式。

Bishop：您需要设计工具，需要一种交换芯粒信息的方法，但您还需要可用的技术将它们组合在一起。十多年来，这一直是硅中介层。或者，您可以将芯片放在基板上。但我们正在推动芯粒的定义。现在，当人们在会议上谈论芯粒时，我们谈论的是非常精细的间距集成，它几乎就像一块硅集成到另一块硅中。

直到最近，除了大公司之外，还没有其他公司能够获得这种类型的集成技术。我们正在努力传播这种能力，以便更多的公司能够做到这一点。但即使在今天，当你提供芯粒时，你也在很大程度上将你的客户束缚在某种类型的集成中——通常是在某个公司的某个平台上。如果您想销售通用的、可用的芯粒，并希望客户在各种设备上使用，这仍然是一个挑战。今天仍然非常艰难。

Kuemerle：当今业界围绕可互操作接口正在进行大量工作，并且正在努力确定我们是否具有可互操作链路层。但我们缺少的一件事是能够像乐高积木一样思考芯粒。如果您购买乐高套装，所有东西都会组合在一起并且有说明。孩子可以将它们组合在一起并构建出看起来像它应该看起来的东西。对于芯粒，您将大量不同的形状放在一起，从而打破了许多封装规则。我们仍然需要弄清楚如何使其发挥作用。

Mastroianni：首先定义一组格式，我们使用相同的语言来定义这些规则。一旦掌握了这些，我们就可以为组装商（OSAT）制定一套通用规则。不同的芯粒供应商必须制定一套通用的规则。首先是格式，以便我们能够拥有相同的语言，然后是协作。

Alam：您确实需要一个可以调用这些规则的通用平台。但这并不意味着只有一种方法可以做到这一点。

Mastroianni：芯片领域的很多设计套件都是按照非常严格的标准交付的，每个人都知道 PDK 是什么。在包装领域，情况并非如此。您可以从 PDF 中获取该信息。因此，如果我们可以定义格式以机器可读的格式提供该信息，那么我们就拥有相同的语言。无论您使用什么工具都只是读取该格式。规则仍然需要确定，但至少如果我们构建可以读取该格式的工具和工作流程，我们就可以将其构建到我们的脚本中。

Bishop：这实际上可能是我们可以采取的行动号召。我们需要推动 OSAT 采用行业标准，因为传统上它在封装中是不存在的。它已经存在了几十年，前端是 PDK，但在打包时它是 PDF。直到客户不接受这一点并说：“嘿，我不需要你的 PDF，我想要你的带有正式指定规则的设计套件。” 除非您停止接受该 PDF，否则它将继续进行。

Mastroianni：我们发起了 3D 设计套件的开发工作。它是由设计套件组装而成的所有模型的集合。我们有一个由代工厂、OSAT 和用户（进行设计的人员）组成的工作组，而且我们还有芯粒提供商。我们正在与多家 EDA 供应商合作。因此，我们不会推行单独的格式，而是采用通用的格式。这将对最终用户有很大帮助，因为他们将拥有通用数据。


参考链接
https://semiengineering.com/why-using-commercial-chiplets-is-so-difficult/