细思极恐！日本23条细节比韩国人DD还细！

来源:是说芯语发布时间:2023-05-25486浏览

“是说芯语”已陪伴您1591天

昨天日本政府最终公布了包括先进半导体制造设备在内的23项产品出口管制措施，这些措施将在7月23日后正式实施。

这是日本《外汇法》的一次对具体商品等零部件的修订，日本对可用于军事目的武器、民用物品的出口进行管制，出口需要事先获得经济产业省的许可。

虽然中国和其他特定地区未没有被明确列为受监管对象，但是新增的23个项目将需要单独许可，不包括友好国家等42个国家和地区的许可证。

说人话，日本虽然表面上不针对中国，但是实际上就是针对中国，因为那些东西只有中国用的上，实际上就是禁止出口中国。

相对于美国的比较偏概念的性的范围，比如美国给的范围是14nm以下逻辑，18nm以下DRAM，128层以上NAND禁止出口给中国，但是有些设备都是通用的，没法细分到底是14的还是28的，实际操作层面能上就执行，但是日本可就细多了，日本人抠细节的能力是真的变态，给你安排的明明白白，所以请把日本比韩国人丁丁更“细”打在公屏上。

来源日刊新闻

我们一个个看过去，感受一下日本的“细”。

首先是热处理设备。

在0.01Pa以下的真空状态下，对铜（Cu）、钴（Co）、钨（W）（任何一种元素）进行回流（Reflow）的“退火设备（Anneal）”。

铜钴钨这三种是芯片内部金属互联结构的重要材料，其中钴是英特尔在10nm以下使用的一种互联材料，钨是接触点材料，铜是12英寸制程主要的金属互联导线。

禁钴我理解，钨和铜我一下子没明白过来，因为从8英寸工艺开始就有钨塞工艺，算是比较成熟的东西，铜在12英寸制程上作为主要的金属互联材料被广泛使用，连这个都要禁？

再回头看到0.01Pa我明白了，0.01Pa的大气压属于超高真空环境，在半导体工艺中越是低压的空间下能增大分子平均自由程，或创造半导体工艺所需的等离子体区域，超高级真空环境下可尽量减少不需要的气体成分，用于各种高精尖的领域。

很显然在8英寸上的钨塞工艺通常使用是SACVD，也就是次常压，而0.01Pa真空状态的下的钨热处理回流，显然是对应的高阶制程14nm以下的多层钨沉积，同理还有铜沉积。

小日本是真的变态。

二、检测类设备

EUV曝光方向的光掩膜版（Mask Blanks）的检测设备、或者“带有线路的掩膜”的检测设备。

这个没啥好说的，EUV光刻机以及配套检测设备对应7nm以下工艺。

三、曝光相关设备，也就是光刻机

1.用于EUV曝光的护膜（Pellicle）。

2.用于EUV曝光的护膜（Pellicle）的生产设备。

3.用于EUV曝光的光刻胶涂覆、显影设备（Coater Developer）。

4.用于处理晶圆的步进重复式、步进扫描式光刻机设备（光源波长为193纳米以上、且光源波长乘以0.35再除以数值孔径得到的数值为45及以下）。

前三种没啥好说的，都是EUV光刻配套，第四种，就有意思了。这句话意思波长为193nm的DUV得到CD小于45nm都属于管制范围。

这里我放上各类光刻机参数的图，这是关老师整理的

根据芯智讯健健的说法：依照瑞利公式，光刻机分辨率为 R=kλ/NA ，即分辨率=K1×光源波长/数值孔径。此处，日本将K1设定为0.35，并要求分辨率低于45纳米。而ASML预计可以对华销售的浸没式光刻机NXT1980系列的分辨率为38纳米左右。也就是说，日本对于光刻机的出口限制比荷兰还要严苛，直接将浸没式光刻机全部列入了限制出口范围。

很明显，假如ASML是日本公司，那么刚好所有浸没式全部都属于管制范围，同理尼康。也就说日本没说我禁浸没式光刻机，但是实际上就是把所有浸没式光刻机一刀切，而浸没式光刻机的起点是45nm，最小能到7nm。

这尼玛细！

四、干法清洗，湿法清洗设备

1.在0.01Pa以下的真空状态下，除去高分子残渣、氧化铜膜，形成铜膜的设备。

2.在除去晶圆表面氧化膜的前道处理工序中所使用的、用于干法蚀刻（Dry Etch）的多反应腔(Multi-chamber)设备。

3.process flow里面有表面改性后进行干燥工艺的湿法清洗设备

又是熟悉的0.01Pa真空环境，懂的都懂。

其中氧化铜，氧化硅，对应Descum的工艺，是在离子注入之前的一道工艺。

有意思的是这道工艺目前在晶圆级封装里用的比较多，我一下子没明白过来，这条是准备管先进封装的？

五、刻蚀类

1.属于向性蚀刻 (Isotropic Etching)设备，且硅锗（SiGe）和硅（Si）的选择比为100以上的设备；属于异向性(Anisotropic Etching)刻蚀设备，且含高频脉冲输出电源，以及含有切换时间不足300m秒的高速切换阀和静电吸盘（Chuck）的设备。

2.湿法蚀刻设备，且硅锗（SiGe）和硅（Si）的蚀刻选择比为100以上。

3.为异向性蚀刻设备，且蚀刻介电材料的蚀刻尺寸而言，蚀刻深度与蚀刻宽度的比率大于30倍、而且蚀刻幅宽度低于100纳米。含有高速脉冲输出电源、切换时间不足300m秒的高速切换阀的设备。

这里解释一下刻蚀里专用词，各向异性/同性。

各向同性是在各个方向上以同样的速度进行刻蚀。

说人话，你是笔直挖井，还是挖下去往旁边挖。不同形状不同工艺。

第一条里锗硅和硅选择比为100，看起来像典型的针对3D NAND制程。

第二条里湿法刻蚀的锗硅刻蚀选择比100以上，这个像针对6/8英寸针对特殊光电，模拟类芯片。

第三条，最典型的针对3D NAND 高深宽比的刻蚀设备。

重头戏来了，最后一类薄膜沉积类设备，直接看傻，太尼玛狠了！几乎把所有重要的薄膜沉积类设备一网打尽！！！

1、利用电镀形成钴的设备。

这个不用说，所有10nm以下的钴金属直接封杀。

2、在压力为0.01Pa以下的真空状态下(或者惰性环境下)，不采用阻障层（Barrier），有选择性地生长钨（W）或者钼（Mo）的成膜设备。

钨和钼如果在先进制程下是多层金属互联用的材料，基本就对应14nm工艺多层金属互联工艺。

3、在保持晶圆温度为20度一一500度的同时，利用有机金属化合物，形成钌（Ru）膜的设备。

钌也是一种金属互联线材，比钨，钴更细化的一个技术方案，对应是10nm以下工艺。

4、“空间原子层沉积设备（仅限于支持与旋转轴晶圆的设备）”，以下皆属于限制范围。（1）利用等离子，形成原子层膜。（2）带等离子源。（3）具有将等离子体封闭在等离子照射区域的“等离子屏蔽体（Plasma Shield）”或相关技术手法。

这个对应ALD设备，45nm以下高K金属介质沉积工艺，铜扩散阻挡层TaN，IC互联结构等等，这个ALD设备在逻辑和DRAM方面应用非常大。

5、可在400度一一650度温度下成膜的设备，或者利用其他空间（与晶圆不在同一空间）内产生的自由基(Radical)产生化学反应，从而形成薄膜的设备，以下所有可形成硅（Si）或碳（C）膜的设备属于限制出口范围：（1）相对介电常数（Relative Permittivity）低于5.3。（2）对水平方向孔径部分尺寸不满70纳米的线路而言，其与线路深度的比超过五倍。（3）线路的线距（Pitch）为100纳米以下。

这个5.3是个非常非常高的介电常数，因此低于5.3几乎把所有高介电常数材料全给框进去了，高介电常数材料主要是先进制程里栅极的存在，等于把所有涉及Si，C在高端制程里薄膜沉积作为栅极的工艺全给封杀了。

6.利用离子束（Ion Beam）蒸镀或者物理气相生长法(PVD)工艺，形成多层反射膜(用于极紫外集成电路制造设备的掩膜)的设备。

这个市值EUV的MASK制造设备。

7．用于硅（Si）或者硅锗（SiGe）（包括添加了碳的材料）外延生长的以下所有设备属于管控范围。（1）拥有多个腔体，在多个工序之间，可以保持0.01Pa以下的真空状态（或者在水和氧的分压低于0.01Pa的惰性环境）的设备。（2）用于半导体前段制程，带有为净化晶圆表面而设计的腔体的设备。（3）外延生长的工作温度在685度以下的设备。

这条是目前看到打击面最广的一条，因为锗硅外延设备涉及面很广，从6英寸到8英寸到12英寸28nm以下先进制程全给封杀了！对你没看错，6英寸的这种三四十年前的东西都给封杀了！

6/8英寸上锗硅外延是做特殊光电和射频器件的，12英寸上是先进工艺的外延。

8.可利用等离子技术，形成厚度超过100纳米、而且应力低于450MPa的碳硬掩膜（Carbon Hard Mask）的设备。

这东西专门针对DRAM的工艺。在采用多曝技术如R-SADP或者R-SAQP工艺制备的半导体结构的过程中，需要采用旋转工艺形成涂碳硬掩膜，以通过涂碳硬掩膜辅助制程小尺寸的掩膜图形。

9.可利用原子层沉积法或者化学气相法，形成钨（W）膜（仅限每立方厘米内氟原子数量低于1019个）的设备。

这个不说，前面提过了这里涉及钨的工艺是高端支撑力多层金属互联的。

10.为了不在金属线路之间（仅限宽度不足25纳米、且深度大于50纳米）产生间隙，利用等离子形成相对介电常数（Relative Permittivity）低于3.3的低介电层膜的等离子体成膜设备。

这个前面也说过了，针对高介电常数材料的栅极工艺，也是先进制程的。

11.在0.01Pa以下的真空状态下工作的退火设备，通过再回流（Reflow）铜（Cu）、钴（Co）、钨（W），使铜线路的空隙、接缝最小化，或者使其消失。

这条同理前面。

总结：日本人抠细节的能力简直变态！非常有针对性，各种高端制程包括逻辑，NAND，DRAM，甚至6/8英寸的特殊光电/射频都给你卡的死死！

所以我说日本真细，比韩国人的丁丁还细！细思极恐！