三星发布2nm计划

芯片设计已经开始使用3nm全栅（GAA）多桥沟道FET晶体管结构。与5nm工艺相比，该MBCFET结构将使芯片面积减少35%，性能提高30%，功耗降低50%。三星表示，3nm工艺的良率已经接近量产的4nm工艺。

三星电子总裁兼代工业务主管Siyoung Choi博士在2021年第五届年度三星代工论坛（SFF）上表示：“我们将提高整体生产能力，引领最先进的技术，同时进一步扩大芯片规模，并通过应用持续进行技术创新。基于3nm的经验，我们预计到2nm的过渡将是平稳的。”

Choi表示，关于三星美国新工厂选址的最终结果也将发布。

三星计划在2022年上半年开始生产其客户的第一款基于3nm的芯片设计，而第二代3nm预计将在2023年生产。采用MBCFET技术的2nm工艺节点处于开发的早期阶段，将于2025年量。

然而，三星代工部门仍在改进其当前的FinFET工艺技术，以支持具有成本效益和特定应用竞争力的专业产品。与28nm工艺相比，17nm FinFET的面积减少了43%，性能提高了39%，功耗效率提高了49%。

三星还在开发其用于3.3V高压或闪存式嵌入式MRAM（eMRAM）的14nm工艺，从而提高微控制器（MCU）、物联网和可穿戴设备的写入速度和密度。从14nm射频（RF）平台过渡到8nm预计将会受5G半导体市场（从低于6GHz应用到毫米波应用）欢迎。

三星还希望更多地运用3D和chiplet技术，在单个封装中实现射频和数字器件的异构集成。