ARM+PCL6045B的嵌入式运动控制器设计

　　引 言

　　运动控制器是运动控制系统的核心部件。目前，国内的运动控制器大致可以分为3类：

　　第1类是以单片机等微处理器作为控制核心的运动控制器。这类运动控制器速度较慢、精度不高、成本相对较低，只能在一些低速运行和对轨迹要求不高的轮廓运动控制场合应用。

　　第2类是以专用芯片(ASIC)作为核心处理器的运动控制器，这类运动控制器结构比较简单，大多只能输出脉冲信号，工作于开环控制方式。由于这类控制器不能提供连续插补功能，也没有前馈功能，特别是对于大量的小线段连续运动的场合不能使用这类控制器。

　　第3类是基于PC总线的以DSP或FPGA作为核心处理器的开放式运动控制器。这类开放式运动控制器以DSP芯片作为运动控制器的核心处理器，以PC机作为信息处理平台，运动控制器以插件形式嵌入PC机，即“PC+运动控制器”的模式。这样的运动控制器具有信息处理能力强，开放程度高，运动轨迹控制准确，通用性好的特点。但是这种方式存在以下缺点：运动控制卡需要插入计算机主板的PCI或者ISA插槽，因此每个具体应用都必须配置一台PC机作为上位机。这无疑对设备的体积、成本和运行环境都有一定的限制，难以独立运行和小型化。

　　针对这些问题，设计了一种基于ARM+DSP的嵌入式运动控制器。该控制器将嵌入式CPU与专用运动控制芯片相结合，将运动控制功能以功能模块的方式嵌入到ARM主控板的架构，把不需要的设备裁减掉，既兼顾功能又节省成本。该控制器是一种可以脱离上位机单独运行的一种独立型运动控制器，具有良好的应用前景。

　　1 嵌入式运动控制器的硬件平台设计

　　嵌入式运动控制器的硬件主要包括两个部分：ARM主控板和DSP运动控制板。这两块控制板通过通用I／O口以总线的方式连接在一起。在设计时，可以分别对ARM主控板和DSP运动控制板进行设计，最后再调试。这种将ARM主控板和DSP运动控制板分开设计和调试的硬件方案，将设计难点分散，使设计和调试更简单。

　　1．1 ARM主控板部分

　　本系统采用的ARM芯片为Samsung公司推出的16／32位RISC处理器S3C2440A，主频为400 MHz，最高频率可达533 MHz。ARM主控板以嵌入式处理器S3C2440A为核心，外扩存储器和通用设备接口。ARM主控板的硬件结构框图如图1所示。

　　通过通用I／O接口与DSP运动控制板通信，实现ARM主控板与运动控制板之间数据的实时双向传送；外部NAND Flash存储器(64 MB)，用于存储系统参数及运动指令；NOR Flash存储器(2 MB)，用于存放系统运行程序；SDRAM存储器(64 MB)，用于存放临时数据；通过串口、以太网接口、USB接口与上位机系统通信，实现两者之间数据的传送；通过LCD接口，实现320×240分辨率液晶屏的图形与字符显示，并具有触摸屏接口，提供友好的人机交互界面；通过I／O扩展接口，提供可编程的数字I／O通道；通过JTAG接口与PC机通信，实现系统运行程序的仿真调试及下载，软件升级接口。

　　1．2 DSP运动控制板部分

　　本系统DSP运动控制芯片选用PCL6045B。PCL6045B是一种功能十分强大的DSP运动控制芯片。芯片能够控制四轴，并实现两轴到四轴直线差补、两轴圆弧差补。所有插补计算由芯片完成，上位机只需写入圆弧的参数即可，其多轴插补控制功能特别优秀。系统硬件采用主从式双CPU结构模式。主CPU为ARM处理器，负责键盘、显示、网络通信等管理工作；从CPU为PCL6045B运动控制芯片，专门负责运动控制的处理工作。PCL6045B与ARM的通信是靠读写I／O总线上的几个地址来进行指令和数据的传输。控制系统硬件结构框图如图2所示。

　　1．3 ARM处理器与运动控制芯片的连接

　　通过设置引脚IF0与IF1，PCL6045B芯片与不同的CPU相连，如表1所列。

　　本系统设置IF1：IF0=0：1，CPU连接如图3所示。

　　2 嵌入式运动控制器的软件设计

　　本系统可根据被控对象的特征设计不同的模块化用户软件，来满足不同的运动控制任务。模块化软件恰好是Linux操作系统的优点。Linux还可以根据用户的需求实现内核的裁减和定制，源码开放，网络支持功能强大，价格上也更具有竞争优势等。所以该控制器选用Linux作为片上系统(SoC)。但是，Linux并不是一个实时操作系统，因此，通过实时内核补丁RTAI(Real TIme Application In-teRFace)，在硬件平台的基础上增加一个实时内核，将Linux内核当作它的优先级最低的任务执行，从而保证运动控制系统的实时性。系统的控制软件分为两个区域：非实时域和实时域。非实时域是建立在普通Linux内核基础上的，其主要包括系统初始化和通信模块。