两位数显秒计时器电路图
来源:jsp 发布时间:2016-03-21
分享至微信

两位数显式秒定时器的最大定时时间为99s。该电路是由一只石英钟集成电路5G5544输出的脉冲信号作为时基信号而组成的电路。由于该电路输出的脉冲信号周期为2s,所以通过晶体管VT和计数器的两个计数输入端的配合,实现了秒时基输出功能。其电路组成如图所示。
[ 新闻来源:jsp,更多精彩资讯请下载icspec App。如对本稿件有异议,请联系微信客服specltkj]
存入云盘 收藏
举报
全部评论
暂无评论哦,快来评论一下吧!

jsp
开创IC领域,共创美好未来!
查看更多
相关文章
黄仁勋&苏姿丰,两位美国芯片巨头CEO相继访日
2025-04-22
存储器市场Q2迎涨价潮,创见营收有望双位数增长
2025-04-21
复旦大学研发出皮秒级超快非易失性存储器PoX
2025-04-22
前四月我国集成电路出口同比增长两成
1 天前
环球晶首季净利下滑,未来布局仍显乐观
2025-05-07
热门搜索
高通进军数据中心市场
海光信息合并中科曙光
华为
台积电
中芯国际
联发科
高通
英特尔
芯片